SOCに出会い、間隔違反

[ksrinivasan]

こんにちはお友達

私はデザインのASICのデジタル8.1午前使用してSoCの出会いを。違反をするときの間隔を取得約400私は完全に私のナノルートを、私は。Iamは、参照典拠詳細にウル画像を添付。誰かが違反を教えて私を修正する必要がどのように。私はいけないが、オフにするに違反して、違反を修正する

事前に感謝

 

[Guest]

申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 

[Guest]

物理的なビューを切り替えるには、右側の"[色全ての"バーの下に。今の内部チェック参照してください次のマクロ
セル閉塞
インスタンスピン

またBlkg確認は必ずルーティングチェックされます。今あなたが来ている違反は間隔のかもしれないことができる、なぜ参照してください。

何であるかの原因の詳細なく、これを情報がわからない...原因とnanorouteは、必ずnanorouteは、使用することができます前にverifyGeometryを試してくださいこれら（これらはpreroutes一部ですが）

 

[Guest]

使用してことがあります私が依頼している技術は？私は45nm世代でNANGATE問題があると同じです。彼らは、ナノされる前にルートレール後preroute P＆Gは。それはprerouteよう後ライブラリのいくつかのピンがあまりにも鉄道電源閉じようとしてある。
私にとってそれは問題だの、それはライブラリの問題ではなく、ツールです。
間違っている私は正しいなら、私を。

 

[ksrinivasan]

ハイ

私は幾何学を確認する使用してみました。これは、違反を示しています56
私は間隔違反を、に関してはパッドの向きを変更しようとする。うまくいった。
私は200から400削減違反でした。
しかし、まだ違反200 struglingています。
2つのinoutのパッドとこれらのrを具体的には、入力と出力のPDS
私は違反間隔関与しているスクリーンショットを添付2

事前に感謝
Sirnivasan
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 

[Guest]

場合にはこの、ピンがあなたにルーティングされますマクロパッド内部に。これは、妨害、このような囲まれている端子です。

"インスタンスピンをオンにもう一度"、および"細胞の閉塞"とマクロ起動電源オン/オフの各内部のような妨害に見える/ルーティング金属層に得るものpicktureをします。

考えただけ....あなたは、セルとパッドこれはIOの。どのようなピンこれは何ですか？どこに、他の接続で終わりか？これは、チップのような名前の外は"パッドを接続端子を取得"パッドだと思いますこれは私ができます。いけないことも、この上でルーティングする場合があるので、。リストレベルのポート上部にある、このチェックが参照してくださいVerilogをするために取得接続さこれが接続され、内部の場合、または。

 

[srinivasank]

ハイ

私は詳細を経て、それ
私はワイヤーを感じるの間隔でいくつかの問題がある
私はブラウザ違反のスクリーンショットを送っている
缶uは、チェックアウトして私を助け
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての