LDOの高周波数のPSRR

V

vovan76

Guest
こんにちはすべて
私は100MHzまで40デシベル> LDOをしたい設計のPSRRと
しかし、私は問題を抱えて
1。と外付けコンデンサ(LDOレギュレータのPSRRの制限によってアンプ100kHzの帯域幅-≈10)
約2uFコンデンサは2.Outputの改善PSRRが高い必要がありますに役立つ改善周波数PSRRをないモデル、私がシミュレートコンデンサRLC回路モデルとパッケージはRLC
インダクタンスがinfluanceを殺すのすべてのoffchipコンデンサ。
アカウントインダクタンスすべてに、紙に関連するしない問題のPSRRのLDOレギュレータ

私の質問は質問を同じ人が出会い、PSRRを知ってどのように周波数私が高いことが、とにかく改善
感謝

 
私は明らかにもっと問題がしたいこと、この。
1、どのくらいのボンディングのインダクタンスを追加した?どういうRLC回路モデルのように?
2、あなたは100MHz以下の全周波数帯域を求める?あなたが気にすることができます周波数依頼するだけで約?もたらすことに達するコンデンサは、出力のポールまでため帯域幅からアンプPSRRはdetoriated。

 
[OK]を
周波数は、0から- > 80MHzの
およびRLCモデルは
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 
LDOレギュレータではPMOSの、Cgdはキラーです。を追加することはできません
十¥分なゲート(CGS)のシャントの出力をダウンに落ち着く
デバイス。時供給の動きと負荷しない、
にゲート電荷Cgdダンプ。

信号を取得小さいから離れ、一時的でご覧になれます
動作です。あなたが見たいと思ってここでゲート摂動
実際には、入って来逆位相、またはそれに相?どこに
それが入力し、どこに開く得たされている?

あなたが補償しようとする必要があります反転
イメージ電流しかし、これは自分のことが意地の悪さ、すべての。

 
れている場合、内部Cloadはによる周波数PSRRをさ制限高制限

Cgdは/ Cload

質の良い外部ローパスフィルタを追加キャップを作る外部キャップができるため、少しため、直列インダクタンス。

しかし、解決策は、チェーンですLDOレギュレータ。

あまりにも2の場合Cgd増加PMOSので2あなたはあなたが増加LDOの大きさを。だからPSRRは6dBのだがダウンします。しかしためドロップが改善されて半分しかすることができます以上の6dBの挿入が合計LDOを与える2番目の。

 
こんにちはすべて
再生していただきありがとうございます

コメントを付けてあなたの私は理解し、すべてのFREQは広さの低
)どこLDOのエラーLDOのアンプは、関連する(10,000 - 1MHzの一般的な

場合には私の私は100MHzの- PSRRは40周波数をしたいの向上、高

私のLDOレギュレータのドロップ電圧は200mVのは約100と私はエリアが制約
(PSRRをしようにする方法の2つのカスケード接続された周波数の高いLDOは、することができます向上)

誰かがすでにこの問題に出会ったこれは?

 

Welcome to EDABoard.com

Sponsor

Back
Top