H
HighTechEE
Guest
こんにちはすべて、
誰もが流れ設計して経験を/お気に入りのFPGAにDSPアルゴリズムを取るのEDAツールですか?私のデザインフローは、(コードをすることが生成するためにMatlabのモデリングのHDL合成生成アルゴリズムをして好きに好ましくはVHDLの)結果として。
オプションがいるように見える:
1。力野獣のようなHandcrankアウトVHDLの、コン-難しい/時間がかかる。
2。'コードを介しアルゴリズムのCの生成'、その後も実行することがで、VHDLのツールを生成コン- Cの非常にパイプライン&並行コードを行うには貸す。
3。Matlabのツールを希望する使用者3。メートルのコードを存在のためにまっすぐに行くHDLを合成、詐欺¥れないことがあります- !...
応答をご利用の事前のおかげで、
HighTechEE
誰もが流れ設計して経験を/お気に入りのFPGAにDSPアルゴリズムを取るのEDAツールですか?私のデザインフローは、(コードをすることが生成するためにMatlabのモデリングのHDL合成生成アルゴリズムをして好きに好ましくはVHDLの)結果として。
オプションがいるように見える:
1。力野獣のようなHandcrankアウトVHDLの、コン-難しい/時間がかかる。
2。'コードを介しアルゴリズムのCの生成'、その後も実行することがで、VHDLのツールを生成コン- Cの非常にパイプライン&並行コードを行うには貸す。
3。Matlabのツールを希望する使用者3。メートルのコードを存在のためにまっすぐに行くHDLを合成、詐欺¥れないことがあります- !...
応答をご利用の事前のおかげで、
HighTechEE