FPGA設計フローに

[HighTechEE]

こんにちはすべて、

誰もが流れ設計して経験を/お気に入りのFPGAにDSPアルゴリズムを取るのEDAツールですか？私のデザインフローは、（コードをすることが生成するためにMatlabのモデリングのHDL合成生成アルゴリズムをして好きに好ましくはVHDLの）結果として。

オプションがいるように見える：
1。力野獣のようなHandcrankアウトVHDLの、コン-難しい/時間がかかる。
2。'コードを介しアルゴリズムのCの生成'、その後も実行することがで、VHDLのツールを生成コン- Cの非常にパイプライン＆並行コードを行うには貸す。
3。Matlabのツールを希望する使用者3。メートルのコードを存在のためにまっすぐに行くHDLを合成、詐欺¥れないことがあります- ！...

応答をご利用の事前のおかげで、
HighTechEE

 

[eltonjohn]

DSPブロックのFPGA設計の1つの流れがコードをVHDLのSYTHETIZABLEですに使用する生成が可能¥なMATLABのコンパイル。ACCELFPGAのようですがないため、すべてのMATLAB関数と、外部MathWorks社のMATLABコードは..ですavalaibleはライブラリをいくつか買ってあなたが持って本製品..古いされていない非常にの機能¥多くの欠落している、...しかし、典型的なDSP機能¥が..さ提示もこれは私に..れているベストのSimulinkからMATLABのブロックを方法設計のDSP今ではDSPですファミコンのsymplicity環境と呼ばれる。私はまだプレイhaventはと。私は..評価それのためにインストールプロセスだの

 

[ahmadagha23]

こんにちはsymplicityDSPできる評価版を見つける私が？

 

[ljkong]

もしかすると、コードをC記述できる使用して、アルゴリズムを。その後はHDLへ転送cを使用できますメンターからカタパルト合成をC。
これは、ソ¥リューションの他の。
私はツールは、このての紹介を投稿しました。
あなたはそれを検索することができます。

 

[Guest]

[No message]

 

[Guest]

FPGAをする場合のアルあなたが使用して、使用することができます
DSP Builderは、設計をMatlabのこと変換
RTLに。