T
tjendon74
Guest
こんにちは、
私
は、 コンパクトフラッシュカードとの間のインターフェイスのATAデバイスとして構¥成することになるCPLD
を 実装しており、
今回 エックスケールPXA250プロセッサと思って
いる 。コンパクトフラッシュは
、 PXA250を読み込みを制御するためのインターフェイスに必要なハードウェアの制御信号には
/ 、電力
など は)
、 データバッファ( 16ビット: D15 ..がD0 ( 3ビット:
A2を ... A0アドレスを実装する必要がある書き込み)は、グルーロジック( CE1を、 CE2
は 、 Ø 、
等 。
) PXA250 およびコンパクトフラッシュデバイス間で移動するために必要なの。誰でもこの種のインターフェイスを使ってCPLDを経験されている
のか ?私もVHDLのに慣れていない
んだ と私
は この設計を実装するVHDLのCPLDに使用したいと思います。どのように行うことができます誰かが
私 を開始することに慣れていますか?ご協力いただきありがとうございます。
Tjendon74
私
は、 コンパクトフラッシュカードとの間のインターフェイスのATAデバイスとして構¥成することになるCPLD
を 実装しており、
今回 エックスケールPXA250プロセッサと思って
いる 。コンパクトフラッシュは
、 PXA250を読み込みを制御するためのインターフェイスに必要なハードウェアの制御信号には
/ 、電力
など は)
、 データバッファ( 16ビット: D15 ..がD0 ( 3ビット:
A2を ... A0アドレスを実装する必要がある書き込み)は、グルーロジック( CE1を、 CE2
は 、 Ø 、
等 。
) PXA250 およびコンパクトフラッシュデバイス間で移動するために必要なの。誰でもこの種のインターフェイスを使ってCPLDを経験されている
のか ?私もVHDLのに慣れていない
んだ と私
は この設計を実装するVHDLのCPLDに使用したいと思います。どのように行うことができます誰かが
私 を開始することに慣れていますか?ご協力いただきありがとうございます。
Tjendon74