高速回路のESD保護についての質問

Y

yfluo2004

Guest
やあ、

私が上記の50GB / sの超高速機の設計時私は
、 出力バッファを構¥築してokですが、ESD保護機能¥を大幅に大容量のために
、 出力データ速度を破壊する。ESD保護ファウンドリのライブラリからです。

しないで誰でもこのような高速回路のESD設計の経験がありますか?
場合
、 または我々だけが
、 包装のチップをテストする場合はこのような高速出力パッドのESD必要ですか?

どうもありがとう!

YLuo

 
こんにちはyfluo2004

たぶん私はあなたに役立つことができます。これらの極端な例では
、 標準のESDアプローチは
、 右の1つは
、 通常ではありません。ほとんどの図書館でのESD関連の接合容量を0.5Gbps以下のIO速度用に開発され
、 複数のpFのだ。

良いニュースは
、 確かに他のエンジニア/企業-のnファウンドリのライブラリのようなファッションプレーの前に
、 プラグインを使用することは非常に低静電容量との特殊なESD保護をクランプを開発し
、 これと同じパスを歩いている。しかし、このアプローチは20Gbps以上、許容容量、回路の具体化と終了に応じて/注意事項マッチングを実行できないことがあります。

したがって
、 いくつかの共同設計手法では、IO、回路とESDマッチング回路一緒に設計されて、いわゆる開発している。ときに
、 信号の周波数分布が非常に狭いです()は
、 補償したり
、 中心周波数でのESD関連の静電容量を調整するいくつかのLNAの回路例。

適切なアプローチをあなたの回路と以下のいくつかのより詳細なご質問にかかっている...

-どのテクノロジーノードとファウンドリあなたに働いているかいくつかの例では
、 鋳造
、 高ESD耐性を持つ専用の低静電容量のソ¥リューションを提供することができます。あなたの鋳物工場担当者に話しています。しかし、誰かが(鋳造独立してください)ESDに関する経験するには
、 保護クランプあなたの回路に有効であることを確認することで見てみる。

-あなたは50GBのための最大許容容量について考えているか/秒のIOですか?静電容量の信号を完全にどのレベルの実行可能¥ですが破棄されるものの量で。

-についてのESD保護レベル。高速、エンド
、 これらの高に必要なESD保護機能¥を任意のガイダンスを提供する顧客のでしたのIOですか?保護されたかもしれない500V HBMのに十¥分なときには、ICの組み立てとは
、 無線アンテナや光センサ/トランスミッタのESDで処理される領域。ICと
、 システムの組み立て工場での人々に講演

-どのような解決策が必要のための期間ですか?あなたエンジニアリングサンプルはあるでしょう/前に
、 大量生産をテープにアクセスするか
、 それはすべてかばちかの賭けあなたの次のテープアウトはシャトルの最初の実行?

とにかく:もし(これは地域の担当者が必要な場合ですか?私知っている)は
、 鋳造解決策について中立的な意見を提供することができるし
、 さらに最適化されたアプローチに役立つことがあります。

ESの

 
問題の一種であるパワーマネジメントICの電源モスように見える。私は問題のように会った。大規模なM出力ドライバのモス。我々は
、 この出力パッドには
、 標準のESDルールを使用することはできません。我々は
、 このCMOSの分ルールまたは少し大きくルールを使用するゲートドレインです。ゲートソ¥ースです分ルール。RとCを静電気を減らすことができますこの方法で
出力パッドの解決策:1つの電源パッドとしては
、 出力パッドを扱う。我々は使用していない
通常のESD PMOSとNMOSを保護します。我々だけでの出力パワーモスの近くに電源クランプ使用されます。方法は
、 電源のICの動作します。

 
こんにちはYflo、
としてESDSolutionsが言及した私は60GHz帯のESD保護、および共同設計、この場合に行くための唯一の方法はしてきました。場合は
、 部品(又は包装
、 包装)が処理されているも場合は、アンパッケージ部品のテストのように、あなたの保護のいくつかのレベルは
、 組み込みの保護に十¥分な研究だけ環境に良いかもしれないいくつかの例(で、わずかな後遺症が準備する必要があります
。 しかし、あなたのテスト環境は何の生産に似ている...あなた)の保護のいくつかのレベルを追加する必要があります。
be designed in as part of the matching networks, there is no way around it.

これらの周波数は、静電気 ばならない
のマッチングネットワークの一部として、そこを回避する方法はありません設計される。エクセレンスのESDおよびIOのデザイン

 

Welcome to EDABoard.com

Sponsor

Back
Top