高誘電率（>> 10）ラミネート

[felinofico]

、こんにちは
私は、結合線路をマイクロストリップテキサス州だ設計私の行は、インピーダンスが25ohmている必要がありますし、そのはFR4のIE（積層困難を得る標準）。ので、私は積層を）私の検索高誘電率（>は> 10：私をお手伝い誰もが？メーカーを行うには積層誰かが知っているDKは高いですか？私はその結果だなしではすでに検索様々なカタログ（アーロン、ロジャース）タコ。
おかげで、
fredは

 

[senilicus]

トレースインピーダンスが幅をトレース制御によって距離にDkは、リファレンスと平面。とした場合、トレース幅を必要とする制御インピーダンスを、変化しているかへの道の最も簡単な/または基準面の距離に。
また、材料他のPCBの製作者のためにチェックして

最良の方法はハンドルにボードをものの製造元に問い合わせて、問題を説明し、。彼らはstackupsと材料をお手伝いを。

 

[构]

DKは10基板セラミックとの公正な高周波特性を持つが達成。のみを許可非常に悪い、質の高い要因を希望わからないそれがために>は10ゴミ、>基板の標準利用可能¥な場合ですべてです。

although it isn't a good RF substrate.

基板のRFオームが良いされていません達成にもかかわらずFR4で 25
としてジオメトリ適切だ、と。

 

[Guest]

[No message]

 

[felinofico]

行私は、ネットワークを形成しているパルスの設計、それとは、高秒電圧：i必要がストリップの間にギャップが1.5mmの時は、少なくとも。基板標準のRFと、このギャップ値の順序で幅をトレースを得る25オームsubtrateの高さと達成がいることまで、非常に価値の高い。損失と低品質の要因は、アプリケーション私のいるの重要ではないので。
解決策を持っている人ですか？
感謝

 

[构]

高わからない基板の誘電的強度は、材料の標準ことができるよりも低くなるかなり。私はデータシートに気づいた、そのロジャースはこれを指定しないでもありません。

一般的に、私はマイクロと思うシンプルなが多くの構¥築設計オプションは、目的の回路を制限されていません、あなたは。これは、エンジニアリングちょうど、私は確信しているが、他の前に問題を抱えて解決似ています。

 

[felinofico]

私は、知っている他の私があるソ¥リューションをしかし、私の方法これで物事をする必要があります行うには、マイクロストリップています。
私の希望私は解決策をことが判明