電圧制御アンプの設計

G

Guest

Guest
こんにちはすべて、

私はアンプを制御電圧電源*のあるデザイン*をロー。最初のアイデアは、オペアンプ制御電圧JFETをでているために使用抵抗インバータで使用して。
私は国からLMC6041オペアンプを発見した。

問題はsymetricであることJFETのVDSは= fは（Id）がされていませんcharacterisc。
：のVGSは元で= - 3Vのは、Vdsを= 200mVのは、RDS IDを= 200ľA => = 1KOhm
とVGSの= - 3VおよびVdsを= - 200mVの、=のid - 150ľA =>栄養士= 1.33KOhmの....

<img src=¥"http://www.edaboard.com/images/smiles/icon_eek.gif¥" alt=¥"衝撃¥" border=¥"0¥" />1Vの（ピークピーク、それは対称でいる非常に迷惑なので、私は必要動作発振器500 mVの、- 500mVの）。

私はアンプの電圧をの出力を見ると、私は増幅された入力電圧源（発振器）を参照しそこ....オフセット

ソ¥リューションをしない人はありますか？問題は、ソ¥ース電圧構¥築する方法電圧入力中心制御アンプを働いている正方形ゼロ。

よろしく、
クリストフ。

 
どのようにそれについてアッテネータの前または後のJFETアンプで使用ゲイン固定？

 
こんにちは、

として私のために、この問題は同じままです。アンプと固定利得の場合は、Vinを*しますがVoutは=のK。と：
ヴィン広場ゼロ中心信号。
のK：アンプの利得利得の固定。

Voutはなる交互脈がゼロ中心と負とRDSが交互脈正しませんが同じです。

 
シリコニクス抵抗が使用される変数するように設計特別ているJFETのです。また、構¥成回路の線形詳細それらを作ってもらうのアプリケーションにどのようにメモをします。

 
抵抗ありがとうございますは制御電圧は、鼓腸のアドバイスとして使用されるが、JFETは）ファイル0になります使用されてVdsを>とID> 0（参考のJPEG。私は解決策を考える別検索私がする。

<img src=¥"http://www.edaboard.com/images/smiles/icon_cry.gif¥" alt=¥"クライングまたは非常に悲しい¥" border=¥"0¥" />申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 
利用ICは、設計の許可か？もしそうなら、方法についてはLM13700またはCA3080のようなトランスコンダクタンスアンプ？彼らはコントロールを与える非常に良好な直線。

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top