S
swgchlry
Guest
私はデザインを合成するDCを使用シノプシス、私はインターフェイスをコマンドしたい使用しますが、私は"アーチparm"をすることができます理解しない"手の込んだ"。使用例
'手の込んだAAAのアーチ"BEAVHIOR"'が、その例では、デザインがVHDLの。今は、コマンドを記述する方法を使用してVerilogデザインをモデル化"手の込んだ"?言葉は、後かコンテンツが予¥約アーチですか?どのように多くの値を割り当てることができますか?アップデートでは、場合は無効と書き込み私は、コマンドを次のように:手の込んだ単アーチ"コンパイラを見ると、Verilogを"-、更新なぜですか?
'手の込んだAAAのアーチ"BEAVHIOR"'が、その例では、デザインがVHDLの。今は、コマンドを記述する方法を使用してVerilogデザインをモデル化"手の込んだ"?言葉は、後かコンテンツが予¥約アーチですか?どのように多くの値を割り当てることができますか?アップデートでは、場合は無効と書き込み私は、コマンドを次のように:手の込んだ単アーチ"コンパイラを見ると、Verilogを"-、更新なぜですか?