方法：FPGAからASICへ？

[Guest]

方法については、スムーズに迅速にFPGAを変換するASICおよび効率的に？

『THX事前に
1;編集時に編集したもので2002年5月14日16時25分最後の合計

 

[jetmarc]

何が書き込み：

どのように迅速に、スムーズにASICに、FPGAを変換し、効率的に？

『THX事前に

 

[wjhzhx]

アルテラとザイリンクスはjetmarc同じアップグレードパスをしているを

 

[linuxluo]

こんにちは、
あなたは、ベンダーのFPGAすることができます提供あなたにあなたのプログラムファイルを、彼は物事を残りのでしょうか。とFPGAからASICが設計して、同じ場合は、性能¥のようにFPGAが。
ASICをtrueの場合必要に応じ、あなたはそれを選択している鋳物を貴重している他のツールをたくさんとする時間。

 

[cbh1024]

実装複数のコードをすることができますが移植で複数のプラットフォーム試しのVerilog / VHDLの設計への書き込みクリーン合成同期。

ASICと再ターゲットするためのコードください同じ部分をのVHDLまたはVerilog
変更のコードのセルを最小またはno。

 

[Guest]

はい、
私はcbh1024に同意
書かれた場合、コードは""ポータブル
それは、ASICやFPGAのいずれかですることができますされる合成
（例えば除くベンダのコンポーネント）

 

[Guest]

[No message]

 

[ntxp]

ASICをか作るFPGAベンダのパスをしようとした人は？
でした価格で共有する私たち/リードタイムに関与？

 

[Guest]

、コードを書く完全合成を除いて
FIFOは/ SRAMをバッファ内部注意してください使用する場合は、一部のSRAMの。あなたがする必要があります
その結果、正しいのは注意を得るためにタイミング。

 

[prozess]

しかし、私は別のコーディングスタイルを考えるFPGAと何ASICがあります。だから、コードをいくつか書くことができますする理由のいくつかのしかし、彼らは1つのですが適しています。

 

[jkfoo]

あなたは、ASICとFPGAの間必要最小限の変更を。パーティションは、デザインはそのようなことの変更は、モジュールに必要なだけ行なわれた、例えば。特定のコア、RAMモジュール、クロックロジック。同様によると、書き込みコードとして'cbh1024は何ができるのポータブル。それは努力をする検証大幅に最小化します。

 

[ntxp]

レオンは、FPGAとコードのASICポータブル例の良いかもしれないことを使用します。もちろん、あなたができるようにファイル内の別の原始的なデザインいくつかの技術を持っている技術の移植と保守が容易。

レオンにもかかわらず、さらにファイルを技術/ベンダに依存するのベンダーのツール多くをサポートし、FPGAの/ ASICの技術を通じていくつかの、レオンコアはは、まだ非常にきれいで、（独立した少なくとも）技術が使用されます。

ntxp

 

[calvinhorng]

にASICへの移行FPGA上に研究が私の個人的基づいて行われます
どの技術が使用されます。
基本的にgatearray製品ラインファウンドリのほとんど提供される
上またはれますが0.25umの。唯一の標準セルがサービスを処理することができますが最先端の最先端。

その結果、タイミングが懸念専攻すること。ザイリンクスblockRAMでもちろんハードですがそこにもサービスgatearrayの含まれてのこと
を設計するのですがたくさんのオフの家ができますかネットとのRTL -署名。

私は、FPGAのコストを信じている、つまりそこにあるまだ低い大きな部屋に使用する
/ザイリンクスなど、アルテラの人にアクテル/。だから前にジャンプASIの
生産樣が要因の主要れますがあります。

それは意見は私の個人的な。

 

[ljkong]

良い。