乗算

S

sora5563

Guest
<img src=¥"http://images.elektroda.net/72_1178343052.jpg¥" border=¥"0¥" alt=¥"How to design the circuit of clock multiplication?¥" title=¥"どのようにクロック逓倍回路を設計するには?¥"/>することができますすべてのボディが実行できる回路を助ける提供するために
波形上の図のようです。
これは、乗算クロック!

<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"非常にハッピー¥" border=¥"0¥" />

[/スペース]

 
、こんにちは
私はまた、以外..回路上を知って欲しいのDLL / PLLを.....

よろしく

 
sora5563は書き込み:

<img src=¥"http://images.elektroda.net/72_1178343052.jpg¥" border=¥"0¥" alt=¥"How to design the circuit of clock multiplication?¥" title=¥"どのようにクロック逓倍回路を設計するには?¥"/>

することができますすべてのボディが実行できる回路を提供するのに役立ちます

波形上の図に示すように。

これは、クロック逓倍です!
<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"非常にハッピー¥" border=¥"0¥" /> [/スペース]
 
タイミングシーケンス図を示します。
Tnotの表¥しますは、ゲートはによって作ら遅延
Txorは、ゲートによるXOR演算の遅延を表¥すnadeを
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 
多くの非常にありがとうを!

<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"非常にハッピー¥" border=¥"0¥" />
 
上記の作品がサイクルをデューティにobtaain 50%の容易ではない。これは図ですでも示す。
しかし、機能¥シミュレーションで十¥分です

 
こんにちはウィス、
私は....と思うこの門は、回路がしません与える50%のデューティサイクルXOR演算の意志のデューティサイクルは、その....異なります伝播Fを/遅延のFは、遅滞
投稿ならサイクルを%のデューティサイクルを与えること任意の回路で50は1つ....
開催のおかげで..
よろしく

 
こんにちは、

あなたは同じ可能¥性もありますゲートをはXOR CLKの提供Pの/私のバージョンをシフトするには必要ですか?このウシ初乳組合せ純粋行くこと。

1つのI / Pは、排他的論理和のCLKが直接
他のI / Pは、CLKのはT /バージョンのシフト4。
CLKの2つのの方法は、乗算を生成することができます。これは、サイクルが約50%のデューティ。
または必要があります)少なくなる影響不変しかし、PVT必要が遅延(必要は、使用するSOCには、場合細胞を特殊なこれを行うにしたいの...

ありがとう&よろしく
yln

 
こんにちはYln2k2、
....とCLKのそのシフト使用して周波数を乗算する場合がありますまた、DLLを言って、そので....同じようなDLLをまたは何か違う....

そして、あなたが.....をいただきました!の知っている必要な4 /ために使用するイム周波数を行くシフトのTて

よろしく

 
uditkumar1983は書き込み:

こんにちはウィス、

私はこの回路は50%のデューティサイクル....そのデューティサイクルは、Fの伝播遅延のオン/ Fを、排他的論理和ではなく、遅延ゲート....異なりますが得られないと思う

あなたは、50%のデューティサイクルを与える投稿任意の回路がある場合は、1つ....

開催のおかげで..

よろしく
 
こんにちはウィス、
ここでアップロードしてください場合、その可能¥性を考えている私は50%と波形は、デューティサイクルをしませんもうしませんくるので、(後に掛けては2時muliplied 2%の入力ではない回50試してください)とurself回。 ...

よろしく

 
こんにちは、

いけないデザインは、任意のクロックのアナログ乗算circutesをデジタルcells.sinceのために行くに依存しますデューティサイクルは異なる負荷ことがありますが、デジタルcircute.instredのクロック安定デューティサイクルとは期待できない細胞では、 PLLは、/(位相)が条件ロックループをすべて(ほぼ安定)サイクルデューティ必要なクロックを与えどのれますgenrate安定したクロックを複数のです。

、について
ramesh.s

 

Welcome to EDABoard.com

Sponsor

Back
Top