ワイヤーロードモデルなし

[lakshman.ar]

WLMをする必要があります合成を行うためです！！

@ eeeraghu：パル、Ü聞いたり
、 ワット？？？？
をご説明できますが、ハードウェアWLMs使用していないのは
、 クロックの援助の不確実性増加のですか？？？？

"iwpia50s"としてInfactは、クロックの不確実性を増加している（もっと見る）厳格な保持時間を...ウルのタイミングになります

今WERが不安定性の高まりはWLMsリンクを使用していない？？？

 

[iwpia50s]

これは
、 コマンドread_libのままだからあなたはそれをコンパイルすることができないためのライセンスを持っていません。WLMは
、 通常合成のための、しかし、単位遅延型の解析ZWLM（ゼロwireloadモデル）が必要ですが使用されます。あなたのライブラリーの製造元に問い合わせる必要があります。

 

[armardu]

メンバー登録：2007年10月31日
投稿数：115
助け：7
ポイント：303.90
寄付
ダウン：12.73メガバイト

Post19 2008年2月20時04ワイヤロードモデルなしで返信引用
報告書は
、 このフォーラムのモデレーターにこのポスト
WLMはせずにゼロの容量と抵抗がゼロであるか、または個別に作成することができるの。libとしてロードを使用しての。lib以内にWLMを作成する必要があるの合成を行うために。

 

[TomPaul]

ASIC_intl書き込み：

こんにちは

私wireloadモデルなしでsynthesysをしたいとタイミングを報告するにしたい場合（）のワイヤロードモデルなしでreport_timing。
すべてのボディですsynthesysを行うとワイヤーロードモデルなしでreport_timingどんな考えています。感謝、

ASICの

 

[ASIC_intl]

こんにちはTOMPAUL

私は遅延のインターコネクトの影響なしに自分のデザインのタイミングを参照してくださいします。それは私のすべての私のデザインでの相互接続用= ç - 0 - Rでのタイミングを知ってほしいです。

今私の。dbライブラリのデフォルトワイヤーロードモデルがあります。だから場合でも
、 私はすべてのいくつかのdcコマンドを使用してインターコネクトのためのR =℃=図書館セットはとても場合は私report_timingコマンド（）は
、 デザインを介してタイミングを報告するためのデフォルトのワイヤロードモデルをピックアップするためにデザインコンパイラを見つけreport_timingやっイオ。

ありがとう

 

[iinetd]

こんにちはASIC_intl、
あなたはゼロ
、 すべてのお客様の設計でのネット接続のために注釈を付けるset_annotated_delayを使用することができます。時report_timing、DCのみ非検討していくゼロセル遅延。

 

[anssprasad]

一方
、 タイミング制約を与えるあなたはワイヤロードモデルをせずに、単により多くのconsevativeする必要があるとの合成を行うことができます。のいずれかのクロック周期の低い値またはクロックの不確実性の高い値を与えることによって行うことができます。すべてでは、その記事のレイアウトのsdfバックアノテーションの後の段階で使用されることが想定されます。よう
、 最初のステップかのDC wireloadモデルなしでデザインをコンパイルするために使用いくつかの例は避けている。

ASIC_intl書き込み：

こんにちは

私wireloadモデルなしでsynthesysをしたいとタイミングを報告するにしたい場合（）のワイヤロードモデルなしでreport_timing。
すべてのボディですsynthesysを行うとワイヤーロードモデルなしでreport_timingどんな考えています。感謝、

ASICの