ワイヤーロードモデルなし

A

ASIC_intl

Guest
こんにちは
私wireloadモデルなしでsynthesysをしたいとタイミングを報告するにしたい場合（）のワイヤロードモデルなしでreport_timing。すべてのボディですsynthesysを行うとワイヤーロードモデルなしでreport_timingどんな考えています。

感謝、
ASICの

 
wireloadモデルなしで合成＆タイミング解析？？？？
私の知る限り、その後にのみ利用可能¥なソ¥リューションを使用することです
"物理的なコンパイラは"シノプシス（）から。

このツールは、（事前lyt）WLMsせずに、合成のSTAを実行することができるツールのCoS、事実上の合成段階でセルを配置することによって
、 ワイヤ/ netでの遅延の見積もり！

もしイム間違って私を修正してください！

WBR
Lakshman

 
こんにちはLakshman

私は）ワイヤロードモデルなしで合成のみ（タイミング解析を実行します。ことが可能¥デザインコンパイラのみでワイヤロードモデルなしで合成を行うか？はいの場合を教えてね。

場合は
、 合成して私の設計
、 コンパイラのreport_timingコマンドを使用して
、 デザイン内のクリティカルパスを知って来ることができます。

ありがとう

 
WLMはせずにゼロの容量と抵抗がゼロであるか、または個別に作成することができるの。libとしてロードを使用しての。lib以内にWLMを作成する必要があるの合成を行うために。

 
FOAのﾝかŬなくシンセ実行をしたいのWLM？？？？

iは返信で....上記の投稿に同意ウル以内にウル自身のWLMを作成します。libにゼロのR＆Cで！！

 
やあ
WLMの唯一のRとCがまた
、 面積、斜面、fanout_lengthが含まれていません。にRC = 0とWLMのcfreateことができます。は、WLMはfanout_lengthしかし私は
、 面積、斜面に置く必要がある値をする必要があります。追加日5時間59分後：こんにちはLakshman

私は
、 ライブラリ内のゼロ線負荷モデルを作成したいと仮定します。マイライブラリにバイナリ形式になります。デシベル。だから私は
、 ゼロのWLMを含むバイナリライブラリを変更することができません。

 
たとえあなたのライブラリの場合でも
、 別のWLMを作成し
、 それを読み込むバイナリです。これは完全に修正されていない構¥文は次のようなものを使って賢明：

ライブラリ（myWLM）（

/ *ゼロからワイヤを読み込む* /
wire_load（"0"）（
抵抗値：0;
静電容量：0;
面積：1;
スロープ：1;
fanout_length（1,2000）;
）
）

 
やあ

私は
、 次のパラメータは
、 ワイヤロードモデルでは次のようにゼロに変更されるべきだと思う。

エリア：0;
スロープ：0;
（1、0）fanout_length;
（2、0）fanout_length;

どのように私は
、 ワイヤロードモデルのライブラリを作成するのは
、 正しい構¥文を知って来てくれる？

感謝

 
ハワイ

一方直流を使用して私の。libファイルを読み取るためのライセンスがありません。ので
、 たとえ私がゼロWLMの私はそれを読み込むことはできませんまたはDCで読んだことがある。何この問題を解決するために
、 他の選択肢ですか？

 
それを自分でコンパイルすることができます... ...少なくとも1つあるlib_compileライセンスする必要があります。

 
いいえlib_license私と一緒に利用可能¥です。どうするか？

 
単に合成およびタイミングレポートをチェックしたり、任意のWLMにクロック不確実性レベルを使用する"20％のように任意の遅延＆エキストラレッドカード＆他のときにそこにある"不確実性の20％のWLM wrtアウトを取り消すことなく。ホープIAMのtrueを返します。

 
@ eeeraghu

ハードウェアですが、possbile？？？？
レイアウト前のレベル、WLMsデータパスとクロックパス内に適切に使用されるの？？？
ハードウェアWLMsのための解決策になるクロックを遅らせることができますか？？？

 
これを聞いたことはない。
私はこのてみてください！PLSのこれを行うの前売教えてください。

 
クロックの不確実性高く設定するだけの、それはない影響を与える配線遅延を満たすために困難な時期になります。好きなベンダーからライブラリを得たサウンドは、通常、単位遅延解析のためのライブラリ内のゼロwireloadモデルを提供します。製造元に問い合わせてください。

 
次に
、 どのような解決策になるでしょうか？

 
ここで
、 あなたのモデルのタイミングを得るのですか？何かのマニュアルはありますか？場合は
、 ベンダやライブラリのグループとの接触はできますか？

 
こんにちはiwpia50s

私は。libライブラリread_libコマンドを使用してコンパイルしてみました。しかし
、 デザインコンパイラをread_libコマンドを実行するライブラリのライセンスを持っていないようだ。Uをlib_compileライセンスでは
、 このライブラリのライセンスを意味ですか？

もしu sometその他のライセンス
、 またはいくつかのパーソ¥ナルプラグイン手順を私に教えてくださいを意味していました。

ありがとう。

 
このスクリプトファイル内の配線負荷モデルを使用せずに...合成ツールは
、 デフォルトの線の負荷かかりますし
、 パスの推定遅延..計算

ワイヤロードモデルにする必要があります合成のための..です
もし間違ってプラザが正しい

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top