ヘルプ：バス機能¥のRAMモデル

[umairsiddiqui]

ただ、単純なバス機能¥ラムモデル必要なのと
私は、自分自身を試みた、以下書いたコードを、私donot、モデルが必要なタイミングを正確に
だけを必要とサポートしている、ある必要がありますが1つのデータバス（inoutの）をお読み非同期
同期書き込み操作を-私は自分自身を初期化する場合、モデルができることはたくさんのことを私に役立つ
ファイルから感謝の意ダンプ、その内容を...

コード：-------------------------------------------------- -------------------------

VCOMのワークの仕事-93明示的ソ¥ースDは：/ final_project/current/sim3/ram.vhd

モデル技術のModelSim XEの第二はVCOM 5.7グラムコンパイラ2003.10 2003年10月13日

- 読み込んでいますパッケージの標準

- 読み込んでいますパッケージstd_logic_1164

- 読み込んでいますパッケージstd_logic_arith

- 読み込んでいますパッケージstd_logic_unsigned

- 読み込んでいますパッケージtextio

- 読み込んでいますパッケージstd_logic_textio

- コンパイルエンティティラム

ラムの - コンパイルアーキテクチャシム

###### Dは：/ final_project/current/sim3/ram.vhd（63）：（値=>アドレス）のL =>のline_bufを読む。**エラー：開発：/ final_project/current/sim3/ram.vhd（63）：プレフィックスインデックスが配列でなければならないの。

###### Dは：/ final_project/current/sim3/ram.vhd（67）：（値L =>のline_bufを読む=> 9月）;**エラー：開発：/ final_project/current/sim3/ram.vhd（67）：プレフィックスインデックスが配列でなければならないの。

###### Dは：/ final_project/current/sim3/ram.vhd（68）：（左=>のline_bufを読んで、値=>データ）;**エラー：開発：/ final_project/current/sim3/ram.vhd（68）：プレフィックスインデックスが配列でなければならないの。

###### Dは：/ final_project/current/sim3/ram.vhd（96）：（左=>のline_bufを書く、値=>整数'（アドレス））;**エラー：開発：/ final_project/current/sim3/ram.vhd（96）：プレフィックスインデックスが配列でなければならないの。

###### Dは：/ final_project/current/sim3/ram.vhd（97）：（値=>文字'（9月））のL =>のline_bufを書く。**エラー：開発：/ final_project/current/sim3/ram.vhd（97）：プレフィックスインデックスが配列でなければならないの。

###### Dは：/ final_project/current/sim3/ram.vhd（98）：（左=>のline_bufを書く、値=>のstd_logic_vector'（データ））;**エラー：開発：/ final_project/current/sim3/ram.vhd（98）：プレフィックスインデックスが配列でなければならないの。

######開発：/ final_project/current/sim3/ram.vhd（123）：エンドシム。**エラーが発生しました：Dの：/ final_project/current/sim3/ram.vhd（123）：VHDLのコンパイラ終了

 

[Guest]

[No message]

 

[nand_gates]

こんにちは、
あなたは自分ウル助けている！型指定されたことを覚えて強くVHDLのは、
言語です。ウルでのコードは、それらを持ってデクレア読む変化する信号とのように書く
read_memし、それに応じてwrite_mem。これは、使用するレッスンですではない"
予¥約関数名すなわち、読み取りと名前を書いてウル信号！
行ってみてください、ハード、すべてがエラーが。それを修正する場合が私は、ここに投稿！
ホープは、これはあなたですと罰金...