シンプルなレイアウトの質問

[eng_islam]

私の名手XLおよびiでレイアウトを作成するためには
、 最初は時間が愚かな質問がある： -
キット内のすべてのcomponantではどのようにiに接続することができます一括端末とは？
例えば：私のRF MOSおよびキットのドキュメントを使用し
、 それrouttoですME1しかし
、 私を見つける傾ける教えて!!!!!!
の質問に
、 別の方法があるレイアウトでは
、 トランジスタの端子の名前を知っている任意のメソ¥ッドは何ですか？

ThanXへ
eng_islam

 

[news]

Jeśli Twój komputer wyposażony jest w kamerę internetową, nie możesz mieć pewności, że nie jesteś podglądany. Wystarczy, że nieopacznie klikniesz w li ...

Read more...

 

[eng_Semi]

バルクターミナルのいずれかまたはGNDにVDDに接続されます。場合は
、 一括の端末の基板に接続されてŬ、ので、GNDに接続する必要がありますウルレイアウトセルをチェックすることができます。もしNに接続されても、それをVDDに接続する必要があります。

 

[Guest]

[No message]

 

[eng_islam]

eng_Semi書き込み：

バルクターミナルのいずれかまたはGNDにVDDに接続されます。
場合は、一括の端末の基板に接続されてŬ、ので、GNDに接続する必要がありますウルレイアウトセルをチェックすることができます。
もしNに接続されても、それをVDDに接続する必要があります。

 

[viren_s]

ウルセルをクリックし
、 プロパティをチェックアウト..が一括参照してください左またはrught側
、 または一括ではないかどうかですか？
場合
、 一括がない右側を取るか
、 またはパッケージの電子左
私はuこの不足していると思う
希望は
、 このŬに役立つ

 

[dgy99]

pとのCMOSの場合は
、 基板、

NMOSからバルク基板、それは常にGNDに接続して

、PMOSの一括nwellは周囲のPMOSパス。

 

[eng_islam]

iはNWELLちょうどその時私は、VDDに接続横M1_NWELL連絡先を
その右側のですか？
ときに私はuncomplete純消えた
ThanXへ

 

[gaoyanli]

m1_nwell続きnwell内に配置する必要があります。
例えば
、 もしp中仕事サブハイテクは、常に詐欺¥場所- wnのnwellとサブの詐欺¥サブのとりうるとして、多くのnwellを作成し
、 サブVCCに接続して
、 非常に良いGNDとして！

 

[k_90]

P型デバイスにしてください。
なしpcell"一括"端末を持ってしなければならない。回路接続用のVDDに探しています。これは単純にガードリングを使用してVDDにnwell接続することによって行われます。
を除き
、 基板のネクタイを使用すると同じタイプのデバイスについても言える。
私は以上の6yrs現在のレイアウトをやっていると私はいつもアドバイスをデバイスの周囲でガードリングを使用している。

 

[eng_islam]

k_90書き込み：

P型デバイスにしてください。

なしpcell"一括"端末を持ってしなければならない。
回路接続用のVDDに探しています。
これは単純にガードリングを使用してVDDにnwell接続することによって行われます。

を除き、基板のネクタイを使用すると同じタイプのデバイスについても言える。

私は以上の6yrs現在のレイアウトをやっていると私はいつもアドバイスをデバイスの周囲でガードリングを使用している。

 

[aomeen]

単
こんにちはイスラーム。

<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"とてもハッピー¥" border=¥"0¥" />一方、PMOSのは、私はそれをVDDに、再び逆バイアスを接続してNwell置く必要があります最低の潜在的な"Ground"のために基板バイアスを逆にするには、接続することが最もprobabely基板Pですので、必要があります。

単に一緒に
、 すべてのNwell連絡先を接続するために、すべてのPtub連絡先を一緒に、すべてのすべての地面、いけないのクロスvdd Nwell接続をVDDに、後で接続の必要があります。

ガードリングに関しては、それは、RF抵抗やRFトランジスタの周りの1つは、接続して-としてusal - PtubまたはNwell適切なネット"に"のようなだけで一括ネクタイは
、 セルを囲むの

最後に一つだけ、キャップの"の両方NwellとPsub表¥示されるようにいくつかのコンポーネント"だけNwell接続のための有効な回路図。それは大丈夫だ。利用可能¥な1つだけであり
、 その他を無視し、ほとんどのproababelyは内部的に接続されて接続します。

 

[cmos_dude]

こんにちはAomeen、
何を示唆している、非常に有益なされている情報は
、 ツイン浴槽のプロセスに自分自身を制限する。
どのようにsubtrateの連絡先やトリプルもプロセスでは
、 それぞれの基板の電位を決めるのだろうか？？？

よろしく
のCMOSおい

 

[aomeen]

何の問題もおい

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑み¥" border=¥"0¥" />tribleだけでは、両方のpおよびn MOを自分も所有しているPMOSのはNwell内の基板上に組み込まれているので、何の問題もしてください。

NMOSのは、深いNwell、これに多くのNMOSのデバイスについては
、 多くのPwells""構¥築され、それぞれが独自のPwellが内蔵されてそれ自身の基板接点すなわち。

 

[rajkumaru]

やあ、
VSSを接続Ŭについてプショル川 アクティブ metal1を使用することができます
vdd接続uのためNsel アクティブ metal1を使用することができます

 

[ukint]

一般的にタップにも逆層のバイアスに役立ちます一括接続を表¥すために使用されます

 

[mac_user]

ptapsのほとんどはVSSに接続され
、 このための大部分のみを変更することができます一括場合は
、 深いnwellが使用されますされます。

ﾑについては、水栓、この他のバルクにconnctedことができます。もし
、 他のnwellに隔離する必要がありますが異なっているバルク