ザイリンクスIPコア

L

Lykos1986

Guest
何が）れているIPコア（ザイリンクスとどのようにすることができます使用して私は？

 
IPコアは、コアている知的財産権。彼らはコントローラれているブロックのRAMまたはあるモジュールされて設計およびテストのためのインターフェイスと特定の関数のようなプロセッサ、イーサネット。
ソ¥フトIPコアとの形でのHDL通常）、または独自のGPLのが（そのいくつかの種類のライセンスに関連付けられている。ハードコアは、instatiatedれる合成することができますブロックされたデザインに配置します。
からザイリンクスのコストがかかるコアザイリンクス固有：
http://www.xilinx.com/ipcenter/index.htm

あなたはオープンコアズのようなコア上のサイトのIP無料見つけることができます。
http://www.opencores.org/

 
ハードIPコアは、FPGAれ、すでに作製した。これらのリソ¥ースをプログラマブルFPGA占めるようになることの任意の。これらのIPアドレス場合でも、または使用を使用しない、IPアドレスソ¥フト一部になるとは異なりのFPGA。ソ¥フトIPアドレスを合成することができますこれらはFPGA内にプログラムされますがあります。

 
最初の回答に感謝のすべての。

私は8.1パックがインストールされてザイリンクスXebの。プログラムかザイリンクスについての本をIPコアや電子をお持ちのすべてのマニュアルチュートリアル？また、私はボードを持ってスパルタ3の開発。

 
uは....サイトからザイリンクスのチュートリアルをダウンロードできますマニュアルや

http://www.xilinx.com/support/sw_manuals/xilinx8/download/

それともすべて同じほぼ使用して、古いマニュアルのために...のISE前

ただ、ウルかもが確認サポート、それがキットすべてを持っていない

幸運

 
http://www.xilinx.com/support/software/coregen/coregen-examples.htm

こんにちは、
7.1を開くの例ではいずれかを、ファイル私が見て読み取り、それがデザインする方法について説明既存のお客様に追加IPができますがあります。願って、このことができます。

 
今私は問題を抱えて新しい。私は私がコアジェネレータ（ザイリンクスというエラーメッセージを8.1iで）と使用するザイリンクスプログラムコア午前しようとして生成する私に言う...

私は何をするか？
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 
私はそれと思うウルのインストールにスペースがあるディレクトリに。そのツールでサポートされません。厥問題

 
[OK]を、私はコアロジックが作成されたが、どうでしょう？プロジェクトはどのようVHDLの内の任意のコアをすることができます使用するか？

 
ライブラリをxilinxcorelibか含まれてCoregen、することを忘れない時からコアを使用してザイリンクスIP。

 
ええ、でも何xilinxcorelibライブラリのサブライブラリ???????

例：は ライブラリのIEEE;使用IEEE.STD_LOGIC_1164.ALL; < - - - - - -使用IEEE.STD_LOGIC_ARITH.ALL; < - - - - -使用IEEE.STD_LOGIC_UNSIGNED.ALL; < - - - - - -
[/ i]は
我々は？プロジェクトくぼみについてているすべてのチュートリアルマニュアルまたはIPコアと、それらを使用してどのようにすることができますVHDLの？？

 
ザイリンクスは、ファイルをする配置配線の通常生成されます。EDNを、。EDFのを
また、ファイルを取得するラッパー。VHOの、デザインのVHDあなたのことでコアを使用することができますあなたは。
ときにラッパーを追加するプロジェクトを伊勢ザイリンクスファイルには、その周りに疑問符を置く場合は、そのファイルをライブラリで、XCFをすることができますままにします。それをように、この追加または。

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top