アナログ設計の実践とチェックリスト

H

Humungus

Guest
実践チェックリストと最高の私はデザインと設計データベースの種類を確認した徘徊もし我々ができる。

企業は数十¥年cummulated中の背景の巨大な自分がこのようなからドキュメントの。

また、スクラッチ書くこれらのガイドラインをからチェック時間がかかるのではない困難がと極めて。

何についての情報がこのようなデータベースを、我々が構¥築します。

例えば、ドキュメントなどのアンプ、形成一般的な側面のデザインやレイアウトバンドギャップ、電圧レギュレータ、ADCは、等

ここで私は会社の書くための私の添付良い文書をよ、私はリストを発見したアップロードすぐになると私は。会社なら特定する誰かが文書を直接投稿恐れ、私はそれをテキストコンテンツを直接示唆するコピーポストポストを作成またはテキストとします。

このファイルには時間がで利用頂けます**患者：/ / gaia.ecs.csus.edu /〜のpheedley / analog_methodology.pdf

 
あなたの考えはよさそうだ。
私はバージョンを最初に意志を与える終了サポートを一度uは

 
グッドアイディアだ、多分あなたはそうウィキペディア、ページをすることができますを開始、その簡単に更新されます。

 
感心をグッドアイデア、みんなが利益を得るすべてのアナログ。

 
ここでは準備がのための役割を果たしている私がチェック。私はまだそれに作業を続けます。経験、以前とするあなたの貢献を。

テスト構¥造：
oが生成されるテストstructure仕様（入力、出力、动作速度、負荷- INGの効果drivingや機能¥、の）特性ofに従いとそのと信号をテストします。
oが挿入された出力は、信号の構¥造をしていますテストのすべての？
oが挿入された入力が信号の構¥造をしていますテストのすべての？

ブロック間インタフェース：
oはブロック論文のいるレベル電圧電源のすべてのとブロックを内に基づき、異なる信号のインターフェイス？

Padring：
そうですパッケージは結合が上に最終的な分散I / Oをoがいるセル可能¥と信頼性の高い？
oはチップの外から信号を受信する彼らはに従ってOセルです/私の電源レールを？
oはコアチップのから信号を受信する彼らはに従ってレールをしています電源の細胞のI / O？
oが目標だったか冗長電源を/私に従ってOSのと場所で最も適切な？

シミュレーション：
oはシミュレーションありSOAの過渡すべてのコンプライアンスをされて検証？

 
知識を追加私の2セントの

それは経験だすべてについてレイアウトチェック私のリストに基づい。

デザインレイアウトを確認して、すべてのに続いているチェックリストは、。
＃接続＆チェックアンテナ
＃金属やポリ密度チェック
のコネクタの配置＃などの境界でピンなど
＃subtrate連絡先（できるだけ多くの基板連絡先として置く）
ネットは/信号＃敏感なチェック
＃ダミーマッチングとマッチするトランジスタ、抵抗器、コンデンサチェック。
＃電源とグランドチェックをルーティング
デバイス、またはブロックの原点配置refenceに0,0チェック＃チェック

最大願っ追加これは追加分後に4：詳細....

）ブロックデバイスの隣接距離を確認＃境界と例えば金属を金属間隔のルールルール-親指（使用半分または

 
おかげでHumungusとfixrouter4400、非常に良いコメント。ほかにもある？

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top