G

Guest

Guest
Haiは、laglead

アドバイスをありがとうは、私ツールを使用してこれ望みの回路を実装するループの遅延ロック。しかし、私はいけないツールについてこの知識をもったイナフNOR型私のDOはそれがある。すみませんが私のCAN GETを、WEBサイトを教えてください。
の最後の編集時間2006年11月24日15時23分;編集回数:1ふぐの合計

 
あなたがフォーラムのリクエスト用紙必要があります投稿で。

 
こんにちは、

それをすることができますに関するmanuls誰も教えて私をおよび教材のウェブサイトをどこにすることができます私は無料でダウンロードバージョンのパッケージフル(契約Verilog)に、することができますがインストールされ窓やニュースを私に投稿できます。

 
リンクこの行くを通じて...

ftopic113539.html

すべてのベスト

 
こんにちは、

または)XLをマニュアルので、(ツールを私dontがあるためのツールは、希望私が得ればいいのVerilog。

シミュレーションはできますが使用されるのVerilog XLのあるツールは、機能¥の完全版も無料です。

 
私は........と思う自体がサイトのマニュアルからの参照を私はしてダウンロード

Verilogの契約のマニュアル。

ただ......検索このサブフォーラムは

 
こんにちは、

誰がデザインを教えて全体のシミュレーションのverilogコードを追加する私の方法のために回路図を描くとVerilog XLのツールで最終的にVerilogのXLおよび。私はツールは、この時まで、新しいので、可能¥性のあるWebサイトまたはXLのリンクのVerilogている例をいくつか(ゲートレベル 回路レベル)を使用しシミュレーション一緒に。

 

Welcome to EDABoard.com

Sponsor

Back
Top