のL ¥¥トリムはASICの合成¥¥のeonard0仕様

E

eda_wiz

Guest
こんにちはすべて、
どのように良い合成さレオナルドASICのスペクトラムが。私はスペクトルの小さなロジック巨大gatecountのためになっています

<img src=¥"http://www.edaboard.com/images/smiles/icon_sad.gif¥" alt=¥"悲しい¥" border=¥"0¥" />helppp

tnx

 
私は問題があった経験していないと、それを私はLSが使用している私はすべての時間を。

ソ¥リューションは、ツールを合成深刻なことに使用する

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑顔¥" border=¥"0¥" />
 
2003a_RC_9をリリース)ようになる(中古。
しかし、2002eのlicをすることができます使用できません。

 
多分それは簡単にしてDCのが、どのように効果があること?

 
dspusrは書き込み:

2003a_RC_9は(中古)をリリースするようだ。

しかし、licを2002eに使用することはできません。
 
このゲート数は混乱の元は常に。
さまざまなツールが基準を持つ別の。

 
私はACEX1K50アルテラ開発するためのスペクトラムのために使用されるレオナルド今いるの半分、1年。私が便利ですと言うツールは、いくつかの機能¥は---他のいわゆるおよびそう。ののMAX II PlusをVHDLのソ¥ースコードが中に物理的なレイアウト、使用するには私の特定のIの構¥成。組み合わせは、レオナルドとMAXのコードトラックの物理的な緩い作ってくれたに要素< - > VHDLソ¥ース完全なので、床計画は悪夢だった。私は宇宙の問題をともあったが、速度が必要とされた問題なので、手動でされた最適化。

最後に、私は、コンパイラのVHDLネイティブの変換に使用するクを()で遠方監視第2.2、および。今は良い多くのフロアプランをすることができます参照してください間のつながりをVHDLおよび。もちろん、ク()で遠方監視は、とにかく前よりずっと優れている"タイミングクロージャをプラス2マックスフロアの機能¥をより"。

私はレオナルドから欠場のマニュアルを私が使用するブロック図レベルです""生成された回路図のもの。生成されたロジックは、しかし、呪い最大なかったが良いとgrazyノードと、レオナルドネット名生成された>配置配線ファイル>マックスがあった。やや非効率的なコード生成のいずれか楽しいなかった。また違いはありませんでしたが、大きな、しかし。

使用している私はコンパイラ>のみVHDLは- FPGAの比較は、レオナルドに対して他のシステムため、私はないものです上記の。そして、私は2.2 2遠方監視に入ることを決めたにスペクトラムレオナルドダヴィンチの処分に賛成のク(で)

そして私は、ターゲット私いたASICをとしてではなくFPGAを。しかし、私は推測する、いくつかのgrazynessの素晴らしい合成インスタンスの有効なすべてのレオナルドです。例では、いくつかのロジックがかなりでした!しかし、私の技術に依存するライブラリはあなたに等しいされず、すぎるので、野生のゲート、実装ライブラリにいくつかの接続をカウントがあります。

テッド

 

Welcome to EDABoard.com

Sponsor

Back
Top