の基本的なオペアンプの設計に必要なヘルプ

C

cheenu2002

Guest
やあ、
私はオペアンプの設計とアナログIC設計の学習を開始しています。私は、PMOSの入力ペアdiffampを試しています。および回路図のAC応答は
、 このメールに添付されます。
私の目標仕様です：
電源- 1.8 Vの
ゲイン- 60デシベル
SR - 5 Vの/問い合わせ
ロードキャップ- 1 pFの
カートリッジ- 5 MHzの
プロセス- 45nmプロセス（傾斜を使用する通常L 0.2um以上）
Vtn - 0.3V; VTPを- 0.4 Vの
ノット- 210e - 6; Kp -交流150 - 6ここで、K = UCox
私は
、 手続きアレンとHollberg帳に与えられた設計を試みたが、私は非常に不条理なデバイスのサイズを取得しています。だから、私は選択して50uAの電流とスタートを切った。Initally私は飽和状態で
、 すべてのトランジスタを配置してしようとして
、 利得と位相をチェックした。応答プアルック

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑み¥" border=¥"0¥" />いくつかの私のデザインを微調整するヘルプ。どのように経験豊富なデザイナーのオペアンプの設計行く知らない。誰も手伝ってくれる。また、私の基本的な質問の理由は
、 現在の鏡は正確にミラーリングされているものの幅/ L通常の両方のトランジスタの場合と同じです現在の。Iパラメータそれに影響され得るcouldnt。
この入力を与えるための仕様を確認して正しい方法ですまた、私dont知っている。私は直流= 800mVの、交流の大きさ= 0.5、0〜180の位相度を入力として'VDCのソ¥ースを使用する。正しいですか？
申¥し訳ありませんが、あなたがこの添付ファイルを表¥示するためにログインが必要です

 
ASUS poszerza swoją ofertę o nowego notebooka z segmentu DTR (Desktop Replacement) – jest to 15,6-calowy ASUS R510JK, wyposażony w procesor Intel Core ...

Read more...
 
現行のチェックミラー
1。幅/ L通常の比率
2。電流ミラーMOSFETの飽和している
3。デバイス間でVDSは、私は
、 このチャネル長変調効果の異なる電流の原因と低幾何学で著名されます容疑者

 
uはx軸logarithamicに変更できます。私はこの画像からは
、 周波数応答を作る傾ける...

uを回路Ŭデザインを見ることはできます。ミラー文句を言わないが同じ場合は
、 電圧のミラーの出力セクションで使用可能¥な
、 現在の飽和状態を保つのに十¥分なされていないを与える

 
varunmjman書き込み：

uはx軸logarithamicに変更できます。
私はこの画像からは、周波数応答を作る傾ける...uを回路Ŭデザインを見ることはできます。
ミラー文句を言わないが同じ場合は、電圧のミラーの出力セクションで使用可能¥な、現在の飽和状態を保つのに十¥分なされていないを与える
 
やあ、
このように話したように、Vdsでの電流ミラートランジスタの異なっている。私はどのように調整することを知らない。それのためにいくつかの入力を与えることはできます。
そして、私は対数プロットとのAC応答を添付している。回路図は
、 このメールに添付されます。あなたは、Wの回路図を見て/ L通常比の動作点電圧を持つことができます。どのように手計算では
、 このデザインに合わせて教えてもらえますか。

 
申¥し訳ありませんが、あなたがこの添付ファイルを表¥示するためにログインが必要です

 
Vdsでの一致：
として
、 ミラーのVdsでのPMOSの入力ペアのVGSの依存Ŭが、1つの入力電圧と1つの角だけでは、コモンモード電圧範囲をuでこれを行うにすることはできませんが、それらと一致することができます。

100MHzまたは複数の交流分析のための周波数の増加の範囲の完全な周波数応答を参照してください。
図のみ100kHzので..表¥示されます

この回路は粉屋キャップが見つからないために、より良いし
、 さらに利益のために増加第2段接続の基本的な理解のための1つのステージを試して安定されません追加7分後：なぜかを与えているウル手計算シミュレーションと同じ結果を与えていないと言うことはできない... ...
理由の一つは45nmのような効果の多くを持つが
、 一方の方程式いけない第二次的な影響がありますが、このマニュアルの対のシミュレーション結果の抜本的な変化をもたらしてはならないことができる...

 
やあ、
私は
、 周波数でした。掃引upto 4 GHz、および応答を添付得た。私は3 GHzおよび位相-370のUGBしてください。どうすれば
、 実際の位相マージンを得るのですか？
申¥し訳ありませんが、あなたがこの添付ファイルを表¥示するためにログインが必要です

 
差分アンプuの画像では
、 なぜ
、 すべてのトランジスタと同じ大きさを送信します。それはそのような設計に来るがない模様。再確認してウルデザイン。

長い周波数範囲を実行してシミュレーション。

粉屋の補償コンデンサを追加します。

この場合、uはdiffampバラン回路を使用して入力を与えるも本当に良いだろう。そのシンプルなトランス回路。Uは
、 ネットから写真を撮ることができます。

 
トランジスタと同じサイズではないのです。乗数値は'm'を異なっている。
UGB 300f Fの粉屋キャップを追加した後に100MHzの位相-290度です。そのため、午後= 70度ですか？（360 - 290 = 70）
いくつかのメソ¥ッドは通常
、 オペアンプのゲインを増大するためにコメントできません。
申¥し訳ありませんが、あなたがこの添付ファイルを表¥示するためにログインが必要です

 
私のミスで申¥し訳ありません... ...私は、mの値を確認didn't

あなたのデザインでは
、 第2段階のゲインを増やすことで利得を増大することができます。

それ以外のオペアンプのは
、 高い利得を与える他の構¥成を使用してください

 
何を得るの値を第一段階図書館/ pおよび第二段階で図書館で/のP？？

 
やあ、
私は63デシベルとPM = 30の利得を得ることができます。
私は実際にはBGRこのオペアンプ使用されていました。だから、私は基本的なBGRトポロジを試みたが
、 私はオペアンプの両方の入力に同じ値を強制することはできませんしています。カレントミラー負荷のトランジスタが飽和状態になるだろう。場合は
、 フィードバック手法を私は使用しています私は正しいことを確認していない。
誰も私の回路図をチェックできます
、 どこで間違いを犯しています教えてください...
どのようにオペアンプの出力は
、 通常fedbackています..私はこれは
、 回路図を与える任意の用紙を取得coudnt。ほぼすべての彼らの唯一のブロック図は
、 オペアンプの出力が直接抵抗R1、R2に接続されているけど
、 どのように実質的に行われ知らないを与える。
申¥し訳ありませんが、あなたがこの添付ファイルを表¥示するためにログインが必要です

 
あなたbjtでresitor使用している"午前4時"ブランチ、私はresitorが、このための何らかの理由で見たことがありますか？

フィードバックを間違っていると、それは負のフィードバックの代わりに肯定的なフィードバックを与えているように見えます。
IN1をし平方インチの逆接続。
私はウルオペアンプの入力を安定させることを期待...

中に生成Vrefのuはbjtする必要があります PMOSのは方程式を作る
VBEの kr1/r2
Ŭが代わりにbjt resitorsしている。

 
私は
、 なぜそこにから'をのんでパスにBJTを問うていると思うVrefの'の出力を....
私cktにはAllen＆Hollberg帳で言及し
、 それを使用してみました。間違ってはありますか？
参照ckt、このメールに添付されています。
右されます。オペアンプの入力interchaningした後、その作業罰金。あなたは私のリファレンス出力を得るのに役立つか？
申¥し訳ありませんが、あなたがこの添付ファイルを表¥示するためにログインが必要です

 
このckt R3のとR4の電流源を表¥しています、Ü、すでにそれらmosftesを使用しています...

私は
、 回路、またはiをrajaviを参照してもŬ役立つことがありますGoogleの考えを提案する
この回路は完全ではありません...

はいbgr参照典拠ノードuのためのMOSFET、bjtとresitorsする必要があります...追加2分後：この回路は非常に基本的であり
、 生成するために使用されるptat現在

 
どうもありがとう。bgrを使用した後 ouputをで組み合わせ解像度、私は、リファレンス出力を得ることです。PLSの添付ckt参照してください。ホープが正しい

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑み¥" border=¥"0¥" />私の温度が
、 通常の1のような曲線doesn't見てのDCスイープでした。どこで間違ったんだろう？
申¥し訳ありませんが、あなたがこの添付ファイルを表¥示するためにログインが必要です

 
トポロジの賢明な回路はいいとなります
。曲線pvt間で
、 通常1つのように見えることはありません...

Ŭ必要があるような方法は
、 この曲線の右側の形状gettsでr1/r2を微調整する...

グラフuからは、componenet ctatに比べて大きいエクステントにptatコンポーネントの増加を意味します気温上昇出力では、increse見ることができます
r2の減少値を参照典拠詳細表¥示（内のノード）とuは
、 この曲線を右方向..で移動が開始されますが表¥示されます

しかし、8.11のようにr2のいくつかの奇妙な値* R1のレイアウトでのマッチングの問題が作成されます...
一方
、 レイアウト..マッチングを念頭に置きので
、 参照ノードのresitanceといくつかの微調整を行う

取得bgrのおめでとう行う

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑み¥" border=¥"0¥" />

追加1分後：ofcourseのŬだけで、まだ、交流、ノイズ、高PSRRなど..一時的なDCのみの仕様を満たしている遠く..です

 
やあ、
ご協力いただきありがとうございます。私は
、 抵抗器を調整するどのような方法は、私は、私の本では
、 を参照して
、 通常のものとは正反対にのみ反転の鐘型の曲線を取得しています。私のtoplologyのため
、 すべての問題があるの私は
、 このような曲線を得る時には？

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top