についてガードリングの問題

[reneezl]

私がシールドされて使用されるリングガードが知っている。PtapのガードリングはNMOSに使用されるとVSSに接続し、PMOSの中にネットアップのガードに使用されるリングとVDDに接続します。

しかし、私はリングをガードダブルか描画しない方法を知ってか？

1、リング内のガード私が入れPtapのばと、ネットアップは、ガードの外、またはその逆？

2、ときには、ICの信号来るに混合、レイアウトのガードシーケンスが必要一部のデジタルとアナログ別のリングはできますか？

事前に感謝します！

レネ

 

[Guest]

[No message]

 

[viren_s]

こんにちは..

その場合は逆とネットアップ入れdoubbleガードがリングにお持ちの、次に場合は、最初それが入れptapをgaurdring NMOSが。

リングでミックスドシグナルのガードウシ初乳デジタルのが追加で生成されたノイズアナログウシ初乳から分離します。

ガードリングは、同じデジタルまたはアナログ。通常私たちが..ウシ初乳デジタルいけない必要では完璧な

よろしくお願いいたします。
ヴィレン

 

[reneezl]

返信お寄せいただきありがとうございますを！

しかし、二重ガードリングは、PMOSまたはNMOSのではないだけの。リングのためにNMOSの、opampsモジュールなどのネットアップリングを全体）PMOSのダブルガードリングはしばらくすると、ptap実は、私は例（リングのためにそれらの1つのガード使用されます。

したがって、使用してガードリングすれば良いの下のシーケンスは、上記の状況では、ptapのネットアップと？

ありがとう！

 

[dick_freebird]

あなたが入れボディはD / S種はリング近いを
種の外側にカウンター。それ以外の場合そこにある
SからフィールドFETのリーク電流のいくつかのチャンス/ Dに
同じ極性リング。

 

[reneezl]

dick_freebirdは書き込み：

あなたは体の種はS / Dとに最も近いリング入れ

それ以外のカウンタ種。
それ以外の場合そこにある

SからフィールドFETのリーク電流のいくつかのチャンス/ Dに

同じ極性リング。

 

[snafflekid]

あなたは浴槽内の別のボディNMOSを置くすべてのすべてのPMOSと1つのボディ浴槽。浴槽ピックアップリングを回避する体の各配置し、周り全部リング基板tiedownの。