Z> -とは何です高DFTのにスキャンでですか？

[liuzhili]

私は、ファイルが見つかりました、いくつかのハイZ入力はスキャンのDFTインポートスチール/ wgl、何をすべきかがATEのときのZ -パターンの高？
私は接続と思う高いないことを意味Zは、それがフローティング入力ポートであることを意味し、のようなゲート（後に、このNOTやとロジック）と、それは必要が高レベル（デジタル1）または低レベル（デジタル0）安定していないとしない限り、この高問題ではないZ入力はしない不安定なため、浮動小数点、その後れるアウトスキャンが1または0。
しかし、私はエラーをしようとすると来て交換とハイZ 1スキャンまたは0、創立スキャンシフトアウトの一部が比較位相。だから私はZ軸したい高に知っている何ですか？で、なぜ高置換することはできませんZが1または0のスキャンポートは？
いずれかの人を教えてください知っている理由は、ありがとう

 

[joe2moon]

High - Zは運転をしないということです。

だから多分それは、ソ¥ース、他で駆動しているされて。このポートは1つの駆動かもしれないマルチ。

したがって、強制的にそれがロジックし- 1または論理0は、結果の競合をする場合。

 

[liuzhili]

シミュレーションでは、私。テストピンは、すべての例を1つのソ¥ースによって駆動さ外チップから、どうして駆動、他のことができる可能¥性があります/それは私の状況を与える？もらえますか？

 

[XHL]

こんにちは、

場合、zのは、高として残してスキャンパスをしないのテスト生成のSIM？

してください問題を引き起こすことを確認、それとは高入力Zのか、パスだ別のスキャン内部の問題によって発生します。

 

[Vmanthapuri]

1つは、可能¥性"略しされる反すうこと"です霞ピンが。暗証番号をカストマイズ駆動thtはに言ってATEのをしないことでいる場合は、高インピーダンスdefning伊江島Zハイ入力します。
このコマンドは、ですか"fastscanはない制約を追加"暗証番号を使用するときにのみ制約ピンとしてPOにBIDI。
から離れて、他の可能¥性ができる、あなたの"アテ"も/ワット値をzはパターンが含まれている高論理0と高インピーダンスの値（これは非常に少数のテスターのですることができます）かあなたが能¥力をbを検出する差に。
ホープは、支援
〜Vの

 

[liuzhili]

XHLは書き込み：

こんにちは、あなたはHigh - Zのようにスキャンを残し場合ATPGをシムのパスですか？してくださいそれはHigh - Z入力の問題を引き起こすだことを確認するか、別の問題の内部パススキャンが原因で発生です。

 

[Guest]

[No message]

 

[maiez]

こんにちは、

私はピンBIDIRの考えの場合は、）その逆ができます切り替えることから、または直接入力モードの出力（ので、ハイZ状態が行わよく遷移は、配置することが確認します。
これは、操作しているものだ私はテストケース私からの理解。

おかげで、考えています。

 

[pavankumarmnnit]

ハイテクのfreinds、私はうまく設計私の問題に関する高- Zに私のデザインができないコンパイラの設計で合成すること。状態では私のデザイン私はいくつかのいくつかのポートをブロックする必要性を私の生のコードは以下のようなものです。状況がエラー時にいくつかのようにポートがZのインピーダンス表¥示されます文の一部（操作が必要であることの条件直流で）。ください。代替提案

ライブラリのIEEE;
使用IEEE.STD_LOGIC_1164.ALL;
使用IEEE.STD_LOGIC_ARITH.ALL;
使用IEEE.STD_LOGIC_UNSIGNED.ALL;
エンティティbprocは
、b：でstd_logic_vector（ポート（2 downto 0）; CLKの：トライステートで、sin1、sin2：inoutのstd_logic_vector（2 downto 0）：="ZZZは";
私：std_logic_vector（1 downto 0）; c、dは：アウトstd_logic_vector（2 downto 0）;
sftloadbar1：inoutのトライステート;
testnormalbar1：inoutのトライステート;
blockout1：inoutのトライステート;
serblocken1：inoutのトライステート;
serouten1：inoutのトライステート;
sftloadbar2：inoutのトライステート;
testnormalbar2：inoutのトライステート;
blockout2：inoutのトライステート;
serblocken2：inoutのトライステート;
serouten2：inoutのトライステート;
イ：トライステートに。reconfig1、reconfig2：トライステートに。
リロード：std_logic_vector（2 downto 0））;
最後bproc;

アーキテクチャ行動はbprocです
信号k、lの：トライステート：= '0';
信号のA1、B1：トライステート：= '0';
始める
U1は：プロセス（b、CLKを、私は、sin1、sin2、y）は
変数にS1、S2、S3の、S4は：トライステート;
始める
ケースは私です
ときに"00"=> s1は：= 1（2）; s2を：= b（2）; S3の：= sin1（2）; S4は：= sin2（2）;
ときに"01"=> s1は：= 1（1）; s2を：= b（1）; S3の：= sin1（1）; S4は：= sin2（1）;
ときに"10"=> s1は：= 1（0）; s2を：= b（0）; S3の：= sin1（0）; S4は：= sin2（0）;
他人=> s1は：='Z'を; s2を：='Z'を; s3の：='Z'を; S4は：='Z'を;
最後のケース。
している場合（clk'eventとCLK = '1'）
℃<=;
dは<= b;
- 1 1
'場合（reconfig1 = '0とs1 = '1'）し
sftloadbar1 <= '0';
testnormalbar1 <= '0';
serouten1 <= '1';
blockout1 <= '1';
serblocken1 <= '0';
ELSIFは（reconfig1 = '1'とy = '0'とA1 = '0'）し
sftloadbar1 <= '0';
testnormalbar1 <= '0';
serouten1 <= '1';
blockout1 <= '0';
serblocken1 <= '1';
a1の<= '1';
ELSIFは（s1は= '0'およびs3 = '0'とy = '0'）し
sftloadbar1 <= '1';
testnormalbar1 <= '1';
serouten1 <= '1';
blockout1 <= '0';
serblocken1 <= '0';
ELSIFは（s1は= '0'およびs3 = '0'とy = '1'）し
sftloadbar1 <= '1';
testnormalbar1 <= '0';
serouten1 <= '0';
blockout1 <= '0';
serblocken1 <= '0';
ELSIFは（s1は= '0'およびs3 = '1'とy = '0'）し
sftloadbar1 <= '1';
testnormalbar1 <= '0';
serouten1 <= '0';
blockout1 <= '0';
serblocken1 <= '0';
ELSIFは（s1は= '0'およびs3 = '1'とy = '1'）し
sftloadbar1 <= '1';
testnormalbar1 <= '0';
serouten1 <= '0';
blockout1 <= '0';
serblocken1 <= '0';
ELSIFは（s1は= '1'およびs3 ='Z'およびyは= '0'）し
sftloadbar1 <= '1';
testnormalbar1 <= '1';
serouten1 <= '1';
blockout1 <= '0';
serblocken1 <= '0';
ELSIFは（s1は= '0'およびs3 ='Z'およびyは= '0'）し
sftloadbar1 <= '1';
testnormalbar1 <= '0';
serouten1 <= '1';
blockout1 <= '0';
serblocken1 <= '1';
ELSIFが（リロード="ZZZは"とy = '1'）し
sftloadbar1 <= '0';
testnormalbar1 <= '0';
serouten1 <= '0';
blockout1 <= '0';
serblocken1 <= '0';
ELSIFは（s1は= '0'およびs3 ='Z'およびyは= '1'とk = '0'）し
sftloadbar1 <= '0';
testnormalbar1 <= '0';
serouten1 <= '0';
blockout1 <= '0';
serblocken1 <= '0';
kは<= '1';
ELSIFは（s1は= '0'およびs3 ='Z'およびyは= '1'）し
sftloadbar1 <= '1';
testnormalbar1 <= '0';
serouten1 <= '0';
blockout1 <= '0';
serblocken1 <= '0';
ELSIFは（s1は='Z'およびs3の= '1'）し
sftloadbar1 <= '1';
testnormalbar1 <= '0';
serouten1 <= '0';
blockout1 <= '1';
serblocken1 <= '0';
ELSIFは（s1は='Z'およびs3の= '0'とy = '0'）し
sftloadbar1 <= '1';
testnormalbar1 <= '1';
serouten1 <= '1';
blockout1 <= '0';
serblocken1 <= '0';
ELSIFは（s1は='Z'およびs3の= '0'とy = '1'）し
sftloadbar1 <= '1';
testnormalbar1 <= '0';
serouten1 <= '0';
blockout1 <= '1';
serblocken1 <= '0';
ELSIFは（s1は='Z'およびs3の='Z'を）して
sftloadbar1 <= '1';
testnormalbar1 <= '1';
serouten1 <= '1';
blockout1 <= '0';
serblocken1 <= '0';
エンド場合はtrue。
- 2 1
'場合（reconfig2 = '0とs2 = '0'）し
sftloadbar2 <= '0';
testnormalbar2 <= '0';
serouten2 <= '1';
blockout2 <= '1';
serblocken2 <= '0';
ELSIFは（reconfig2 = '1'とy = '0'とb1 = '0'）し
sftloadbar2 <= '0';
testnormalbar2 <= '0';
serouten2 <= '1';
blockout2 <= '0';
serblocken2 <= '1';
B1は<= '1';
ELSIFは（s2の= '0'とS4 = '1'）し
sftloadbar2 <= '1';
testnormalbar2 <= '1';
serouten2 <= '1';
blockout2 <= '0';
serblocken2 <= '0';
ELSIFは（s2の= '1'とS4 = '0'とy = '0'）し
sftloadbar2 <= '1';
testnormalbar2 <= '0';
serouten2 <= '0';
blockout2 <= '0';
serblocken2 <= '0';
ELSIFは（s2の= '1'とS4 = '0'とy = '1'）し
sftloadbar2 <= '1';
testnormalbar2 <= '0';
serouten2 <= '0';
blockout2 <= '0';
serblocken2 <= '0';
ELSIFは（s2の= '1'とS4 = '1'とy = '0'）し
sftloadbar2 <= '1';
testnormalbar2 <= '1';
serouten2 <= '1';
blockout2 <= '0';
serblocken2 <= '0';
ELSIFは（s2の= '1'とS4 = '1'とy = '1'）し
sftloadbar2 <= '1';
testnormalbar2 <= '0';
serouten2 <= '0';
blockout2 <= '0';
serblocken2 <= '0';
ELSIFは（s2の='Z'およびS4は= '0'）し
sftloadbar2 <= '1';
testnormalbar2 <= '0';
serouten2 <= '0';
blockout2 <= '1';
serblocken2 <= '0';
ELSIFは（s2の='Z'およびS4は= '1'とy = '0'）し
sftloadbar2 <= '1';
testnormalbar2 <= '1';
serouten2 <= '1';
blockout2 <= '0';
serblocken2 <= '0';
ELSIFが（リロード="ZZZは"とy = '1'）し
sftloadbar2 <= '0';
testnormalbar2 <= '0';
serouten2 <= '0';
blockout2 <= '0';
serblocken2 <= '0';
ELSIFは（s2の='Z'およびS4は= '1'とy = '1'）し
sftloadbar2 <= '1';
testnormalbar2 <= '0';
serouten2 <= '0';
blockout2 <= '1';
serblocken2 <= '0';
ELSIFは（s2の= '0'とS4 ='Z'およびyは= '0'）し
sftloadbar2 <= '1';
testnormalbar2 <= '1';
serouten2 <= '1';
blockout2 <= '0';
serblocken2 <= '0';
ELSIFは（s2の= '1'とS4 ='Z'およびyは= '0'）し
sftloadbar2 <= '1';
testnormalbar2 <= '0';
serouten2 <= '0';
blockout2 <= '0';
serblocken2 <= '0';
ELSIFは（s2の= '1'とS4 ='Z'およびyは= '1'とl = '0'）し
sftloadbar2 <= '0';
testnormalbar2 <= '0';
serouten2 <= '0';
blockout2 <= '0';
serblocken2 <= '0';
リットル<= '1';
ELSIFは（s2の= '1'とS4 ='Z'およびyは= '1'）し
sftloadbar2 <= '1';
testnormalbar2 <= '0';
serouten2 <= '0';
blockout2 <= '0';
serblocken2 <= '0';
ELSIFは（s2の='Z'およびS4は='Z'を）して
sftloadbar2 <= '1';
testnormalbar2 <= '1';
serouten2 <= '1';
blockout2 <= '0';
serblocken2 <= '0';
エンド場合はtrue。
エンド場合はtrue。
工程U1の。
最後に行動。

 

[pete_lu]

liuzhiliは書き込み：

私はいくつかのハイZ入力はスキャンのDFTスチールポートで/ wglファイルが見つかりません、どのようなATEのつもりがハイZのパターン？

私はHigh - Zは接続していないことを意味と思うし、それが浮いている入力ポートを意味し、のようなゲート（後またはANDロジック）は、高レベル（デジタル1）または低レベル（デジタル0）、このする必要がありますしない安定していないこのハイZ入力はと関係していない限り浮動し、不安定なスキャンアウトが発生しますので、1または0。

しかし、私は代わりに- 1または0ハイZにあり、創立スキャンアウトいくつかのシフトフェーズでエラーが来るの比較スキャンしてください。
だから私はハイZか知っているしたいですか？
ハイZによって置換することはできません理由1または0のスキャンポートは？

いずれかの人を教えてください知っている理由は、ありがとう