VLSI設計のためのさまざまな技術

S

savan

Guest
35nmの、50nmプロセス、75nmの、100nmのような大規模集積システム設計に使用できるさまざまな技術があります。私はソフトウェア電気VLSIのデフォルト·テクノロジーズに続いています。誰かは、diff、これらの技術が作ると、すべてのものにいくつかの光を投げることができます！おかげで私はgoogleでこれを模索していますが、私は、仲間のメンバーの見解に感謝します！さらに要求は、それがあなたがダミーに答えるアール検討し回答され非常に参考になるです！ ;)
 
ヤン男Rabeyの著書 "デジタル集積回路"を勉強しています。それはあなたのクエリがクリアされます。また、googleで "ITRS"を検索して、プロセスやテクノロジーに関する幅広いアイデアを得る。次に、あなたはここであなたの特定のクエリを投稿することができます。単なる意味でどんな技術は、通常、それを使用して構築できるメモリ（DRAM）最小VLSI構造です。技術はあなたが習熟するために必要な多くの用語がありますので、私は本を読んで開始することを示唆している。
 
こんにちは、私はあなたがより多くの具体的な質問をする必要があると思う - 異なるnm技術をチップのさまざまな用途で使用されている - 35nmのは、非常に高価な技術....主にプロセッサの設計で使用され...インテルプロセッサーなどのように..私は、最も一般的な技術は90nmのだと思います....とよく理解....とFPGAの設計にマイクロコントローラで使用されて....に関して、milind
 
技術説明例えば35nmの内寸法は、技術の最小 '特徴サイズ "です。これはしばしばですが、常に、最小のトランジスタのゲート長は許可されていません。キース
 
通常は別の技術は、半導体ウエハ上にトランジスタをパッキングのさまざまなレベルである。 CMOSでこれは、ゲート端子の幅に対応している。チャネルの幅は何か、すなわち。これは、 "ラムダ"の値に対応しています。
 
私は技術の上で熟考する心配何かがこのでした！ソフトウェア上の私の設計（電​​気VLSI）のすべてがMOCMOS（スケール= 300.0nm、ファウンドリ：MOSIS社）で設計されています、これはあなたのいずれかに意味があるか？ yesの場合は私を啓発してください！私は、その最新技術が25nmのと35nmのですが、その前身であることを知っている。私は、これは私が働いている300nmの技術ではないと推定される。それは非常に時代遅れの技術であるということであるなら、私はで働いています！
 
[QUOTEは= dean_winchester; 1110995]通常、異なる技術は、半導体ウエハ上にトランジスタをパッキングのさまざまなレベルである。 CMOSでこれは、ゲート端子の幅に対応している。チャネルの幅は何か、すなわち。これは、 "ラムダ"の値に対応しています[/引用]それはゲートない重要な最小値である幅の長さです。 300nmの技術は最新ではありませんが、すべてのデザインは、最新の技術を実行する必要がある理由はありません。 300nmのはしかし珍しい姿です - 350nmの方が一般的です。キース
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top