VLSIの専門を選択して皆さんにknowledgedから

J

Josh_tech

Guest
こんにちはサー、
私は肝炎Bの技術％のエレクトロニクス72酔いつぶれた人、2008年、私は予¥告コア私に飛び込む午前考えています。
私が検索し、研究所が見つかりました投http://tiit.in/courses.htmlを訓練のためのVLSI。
親切にしてください外出からdは私のウェブサイトと役立ちます。
彼らは設計と主張は肝炎の物理的なデザインとロジック。
どのようなコース...... VLSIの成長することを4良い
......?は両方がそれを知っていない必要が
どのような仕事は、VLSIの最大給与をで支払います。
その私自身の答えを私に親切にする経験皆さんの答えとしてhi场所これについては、深刻な非常に必要か知っている私は、何が無料でアドバイス、良いアドバイスとして皆さんの回答からは、話す、彼らは。

期待に感謝。
ジョシュア。

<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"非常にハッピー¥" border=¥"0¥" />
 
あなたがしたい、デジタルまたはアナログ？

 
集積がすべてでも巨大な専門とするフィールドです。
とエンドバックエンドでフロントの一般的なそれは大きく分ける。

フロントエンドとしては分かれて再度
Åのデザイン
b.検証
すればよいが、いくつかのデザイナーは、企業が検証を、彼らは両方が専門職とどのようなする必要が専門家の特定の。

デザインとしては分割を再度マイクロアーキテクチャ、RTL設計、合成、スタティックタイミング解析。

検証は、検証ですが、のHDLベースの検証、PLIのベースの検証とHVLベース。すべての必要性、これらのカバーする。

バックエンドはテープアウトの残りの部分であるものから、ネットリスト。ネットは、合成から生成さgds2を得ている撮影を介してフローバックエンド。

検証を超えて、バックエンドは、シリコン立ち上げ。

またているDFTは、信号から上記のDFMの離れ。

からベースのFPGAの作業でバックエンドのASICている場合は、デザインをFPGAあなたがに回り道をもすることができますてください。FPGAは上昇さFPGAですの機能¥attrationとして多くの最近作る。

Ooofので、VLSIは仕事でたくさんの専門分野でかいです。
フロントエンドは、明らかにエンジニア最も多くを持っています。

コースだから私の意見は、エンドを引き締めたいあなたが必要とするエレクトロニクスフロントfundementalsをしようとアウト。ここで私は信じています好機が。決定コース移動を介してすべての機関とその前にコンテンツ。Dontは研究所の3つの決定の間に2つ以上同じコースを提供します。

そして、ofcourseとしてljxpjpjljx、ゲーム、上記のポストは異なる完全にそこにあるアナログ設計は、

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑顔¥" border=¥"0¥" />乾杯、
eChipDesign。

 
返信のthnxです。

私はtiitになっている彼らと話さ。FGPAに比べて給料がも良いと私は他のことは可能¥です興味のバックエンド/物理的なdsignではないが。

そして、私は1の基本は午前良質なコンテンツと感心。
私はそれをいけないダイジェストが私の考えすべてのトピックを善意取るまでと、それにこだわる。
早く経験についての私のように私はポストウィル開始。

ところでそこに棒をいくつかアナログ使用してデザインを使用virtusaエディタをDRCと

<img src=¥"http://www.edaboard.com/images/smiles/icon_razz.gif¥" alt=¥"からかう¥" border=¥"0¥" />

笑...何か......でsceduleで何をすべきかが棒道は、VLSI ...
コースでは、デジタル化され、主に。
迅速な応答のthnx再び...

 
あまりにも期待してコース終了後完了印象を同じしてあなたは

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑顔¥" border=¥"0¥" />
乾杯、
eChipDesign

================================================== ===
eChipデザインラボ
システムVerilogおよびVLSIのトレーニングのVerilog
ナーゲルコイル、タミルナドゥ

http://learn-asic.com

================================================== ===

 
こんにちはジョシュ、
もちろん場合に基づいてジョブ深刻なあなたがお探しのEICの我々の考えている-それは同じモジュールを実現されていない伝統的なトレーニング私たちは、"としてではなくインキュベーション"入れ様々な提供プロジェクトにあなたを。あなたはでの証言を私たちの読み取りしたいことがあります

http://www.cvcblr.com/testimonials

また、私たちのブログのhttp://www.cvcblr.com/blog/は業界の最新の含まれている様々ですが何を行うコンサルティングプロジェクトを我々が感じではあなたに提供するために、顧客/パートナー。それははっきりしている-のhi场所検証エンド-の仕事のVLSI前番号、VLSIの他の多くのより任意の領域に十¥分な伝統的なVerilogのは/ VHDLのではないだけ。

頑張って
Ajeetha、CVCは
www.cvcblr.com

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top