Virtex 5の上に実装するエンベデッドトライモードイーサネットMACラッパ

[Nadun]

こんにちは、私は、SGMIIインタフェース用のLX110Tを搭載したVirtex 5開発ボード（ML509）には、CORE Generatorの "Virtex-5 FPGAのエンベデッドトライモードイーサネットMACラッパv1.5の"付属のサンプル·デザインを実装しようとしていますもともとLX50TとML505ボードに設計されています。しかし、私は、UCFファイルを変更すると期待されるシミュレーション結果を得ることができたました。私は、ML509ボード上に実装する場合、パケットは正常にFPGAが受信したが、我々は送信パケットを再送するために私はできませんでした。私は両方のTEMACラッパのバージョン1.5および1.8でこれを試して、私はまた、ChipScopeを使用してエラーを見つけようとするが、私はexpected.Isその結果を取得することができたどんなML509でこの例の設計を試みたが1、あるいは1このための解決策を知っています。私はこの問題のためのweekssためにここにこだわって以来、私は本当に助けをappriciate。 ：|

 

[permute]

最初に行うことは、SGMIIデバイスが正しく設定されていることを確認することで、そのレジスタを読んでいました。実際のイーサネットPHYおよびMACのSGMII PHY - 2つのシステムのPHYデバイスがあります。これら二つは異なるPHYアドレスを持っている必要があります。次に、それぞれの状態を読み取ることができます。あなたはおそらく、デバイスのいずれかが有効になっていないか、または接続されていないか、またはリセット状態に保持されていることを見つけることができます。また、それが行われていない場合は、PHYにMIIM（MDIO / MDC）を接続するのに便利かもしれません。 PHYのレジスタのいずれかのデータシートに、以下のオープンPHYのためのLinuxカーネルで見つけることができます。また、単に生成されたパケットにしてみてください。あなたがすべてで活動している場合、これは表示されます。おそらく、ネットワーク·アナライザまたはWireshark / tcpdumpのようなものがここで役立ちます。あなたは、パケット、例えば、混合エンディアンの問題、不正な長さ、等で何か悪いことをやったかどうかを確認することができるはず...