Jan 22, 2012 #1 M megaqujik Guest こんにちは皆私はVHDLでI2Cマスタコントローラを作成しようとしていると私は少し混乱午前：/私はそれについて2005年からこのフォーラムでの議論があると知っているが、明確な説明がない。私はプロトコルを知っているが、私が使っている股関節の信号状態が正しいかわからない。だから私はそれをこのように実行します。SCLすべてについて明らかofcourseのです。私はSDAに書き込みを行う場合は私だけでSDAを行う
こんにちは皆私はVHDLでI2Cマスタコントローラを作成しようとしていると私は少し混乱午前：/私はそれについて2005年からこのフォーラムでの議論があると知っているが、明確な説明がない。私はプロトコルを知っているが、私が使っている股関節の信号状態が正しいかわからない。だから私はそれをこのように実行します。SCLすべてについて明らかofcourseのです。私はSDAに書き込みを行う場合は私だけでSDAを行う
Jan 22, 2012 #2 E ep20k Guest こんにちはmegaqujikは、それをチェックアウト。 http://www.opencores.org/?do=project&who=i2c ep20k
Jan 22, 2012 #3 P pini_1 Guest はじめに：：をざっとみてみると良いでしょうこのデザインは、オープンコアのI2Cマスタを使用しています。コアのCPUインタフェースは、ウィッシュボーンからAMBA / APBに変更されます。後者は、LEONプロセッサとコアとその新しいAPBインタフェースをテストするために行われます。 LEONは、コアのVHDLのRTL設計がテストされているVHDLそのために書かれています。コアは、テストベンチおよびVerilogで書かれたI2Cスレーブのためのシミュレーションモデルを、含まれています。 Verilogテストベンチからのみ初期化手順がとられるとI2CスレーブモデルはVHDLに変換されます.... http://bknpk.no-ip.biz/I2C/leon_2.html
はじめに：：をざっとみてみると良いでしょうこのデザインは、オープンコアのI2Cマスタを使用しています。コアのCPUインタフェースは、ウィッシュボーンからAMBA / APBに変更されます。後者は、LEONプロセッサとコアとその新しいAPBインタフェースをテストするために行われます。 LEONは、コアのVHDLのRTL設計がテストされているVHDLそのために書かれています。コアは、テストベンチおよびVerilogで書かれたI2Cスレーブのためのシミュレーションモデルを、含まれています。 Verilogテストベンチからのみ初期化手順がとられるとI2CスレーブモデルはVHDLに変換されます.... http://bknpk.no-ip.biz/I2C/leon_2.html
