Mar 13, 2011 #1 V vinodkumar Guest これで私は、rは、私が知っているreal.what入力に対処する必要がFPGAにalgrthmを実装しているハイテクfrns.iamはsynthesizable.soプラザhelpmeが出てstd_logicにリアルタイム変換するために実際のポートのrです。
これで私は、rは、私が知っているreal.what入力に対処する必要がFPGAにalgrthmを実装しているハイテクfrns.iamはsynthesizable.soプラザhelpmeが出てstd_logicにリアルタイム変換するために実際のポートのrです。
Mar 13, 2011 #2 M manish12 Guest ITはエラーので、実際のVHDLのPUTで取得することはできません....存在しない。それ自体がPROBを示して適用されます。解決策が出たり入ったりチップ使用/仮数部指数部の概念を入力として、本を取った後スタンダードLOGOCを使用することですのSO。そのバイナリを変換するためのREALにに入れてください。お客様が本ソフトウェアと同様にハードウェアPROBLEMEを持っています。何外部接続されている。
ITはエラーので、実際のVHDLのPUTで取得することはできません....存在しない。それ自体がPROBを示して適用されます。解決策が出たり入ったりチップ使用/仮数部指数部の概念を入力として、本を取った後スタンダードLOGOCを使用することですのSO。そのバイナリを変換するためのREALにに入れてください。お客様が本ソフトウェアと同様にハードウェアPROBLEMEを持っています。何外部接続されている。
