VHDLの減算

[venkyatit]

こんにちは。私は、VHDLに新しいです。私のコードが追加されます）の整数として表¥示されますする作業の2つの場合は罰金を変数が定義されて（。それは（減算場合でも、作業のC <= AB）は、場合にのみ、Bの変数を超えています
次に出力は、通常（不正ゼロ）に対し、出力私は探している負しかしより大きいとき、Bは。私は試みた変数に署名を使用して、それが周り私の頭を取得n't。

私にできるために？

 

[Guest]

[No message]

 

[Guest]

こんにちは、

ことができますコードを投稿してくださいVHDLの？これは、を作ることに役立つ簡単に私たちがいます。

四天王

 

[venkyatit]

ありがとう。私は対象異なるが投稿さを。（問題減算でVHDL）。