VHDLの整数配列を2つの追加...

[chillimillii]

こんにちはすべて！
私は、VHDLの配列を追加する2つの3 × 1の整数があります。私は、次のコード部分を書かれている...それが合成されるが、それはデザインを実装して失敗します。私はそれで問題を知っていただきました！しないでください。....それに私を助けてすることができますanyioneアーキテクチャ行動はTESTですタイプint_arrayは7配列（0〜3、0から0までの整数の範囲0）;シグナルワット、トン、uは：int_array;始めるg1が：生成3 0 iのためH1は：0 0 jの生成ワット（1、j）は<=トン（私は、j）は uは（1、j）は;最後はh1というを生成する。終わりはG1を生成する。最後には行動;

 

[构]

, when it has neither input nor output ports?

どのようにポートを出力できるのは知っているものデザインが失敗 の実装入力
時にはいるも？

 

[Guest]

[No message]

 

[vipinlal]

アーキテクチャ行動はTESTです
タイプint_arrayは7配列（0〜3、0から0までの整数の範囲0）;
信号のwは、t、uは：int_array;
始める
g1が：生成3 0 iのため
h1という：のj 0 0生成する-エラーhere.whatはこの"0から0"？？
ワット（1、j）は<=トン（私は、j）は uは（私は、j）は;
最後には、H1を生成する。
終わりはG1を生成する。
最後には行動;

より多くのアプト配列を学ぶ：
http://vhdlguru.blogspot.com/2010/02/arrays-and-records-in-vhdl.html