VHDLの固定小数点除算

[vb_thecapt]

こんにちは皆、私はVHDLとハードウェア実装に非常に新しいいると私は問題を抱えている。私は、整数、固定小数点数で加重平均を（の重みが一定ではありません）を実装する必要があります。この問題は、私はすべてのIPコア分圧器を使用せずに、その除算を実行する方法なので、重みの合計（平均除数）は、常に2の累乗ではないということです？結果は十分にも優れていないことができなかったので、最も近い2の累乗に除数の近似値は、常に良いchoicheではありません。事前にPSにありがとうございます：私は、ザイリンクスのISE 13.2を使用

 

[FvM]

重み係数が定数であれば、乗算を参照したいと思います。 2 ^ Nの合計のための要因をスケーリングする場合と、別のオプションになります。

 

[vb_thecapt]

残念ながら、重みは定数ではありません：S

 

[FvM]

[OK]を、選択した任意の分周器を使用するよりも。シリアル分周器は、低リソース要件のために好まれるでしょう。

 

[TrickyDicky]

IPコアの分圧器を使用してどうしたの？

 

[vb_thecapt]

[QUOTE = TrickyDicky。1048069] [/QUOTE] IPコアの分圧器を使用して何も間違っていただきました！ませんが、私はいくつかの制約があり、このいずれかのではない？ "はIPコアの分周器"

 

[FvM]

どのように正確に "IPコアの分周器"？明示的にインスタンス化ベンダーのライブラリを修飾するのですか？ベンダーライブラリは "/"のような子から推測？あなたのコードで使用される任意のサードパーティのコンポーネント？コンポーネントのコードは、テキストブックからコピーした？

 

[vb_thecapt]

私は初心者ですので、私は私の場合、ザイリンクスCORE Generatorの "明示的にインスタンス化ベンダーのライブラリを"、と仮定します。