"VHDLの合成

[Guest]

やあ私はFPGA内に新たな時、私はVHDLコードを合成した、としている：

スライス数：..
スライスのフリップフロップの数：...
4入力LUTの数：...

私は何かを知るするには、何のスライスですか？ここで
、 私は情報を見つけることができる？
どうもありがとう。

 

[eltonjohn]

よく..は、Xilinx社のFPGAを使用していると仮定Ï。、自分のWebサイトとは
、 家族経営使用しているの要求は、CDROMに移動します。しかし
、 あなたものデータシートをダウンロード可能¥性があることを意味時間では
、 そのコンポーネントとアーキテクチャdocや。

 

[Guest]

[No message]

 

[Renjith]

こんにちはパンダ、s.

FPGAの研究の基本的な単位で作られた CLBの
sのと呼ばれるand each slice into 2 LUTs
(Look-Up-Table).

Xilinx社のFPGAで、CLBは4 スライス
し
、 各スライスに2 個のLUT
に（ルックアップテーブル）が壊れている。
uはデータシートザイリンクスのサイトから提供された鮮明な画像体長約FPGAアーキテクチャを得ることができます。

 

[Prasanna]

別のザイリンクスのバージョンが異なるスライスし、異なる
xc400シリーズでは1 CLBを= 1つのスライスがあるとします
。
のVirtex私たち一CLBは= 2スライスしている。

Virtex2私たち一CLBは= 4スライスして

 

[Kulprashant]

やあ、
スライス数の異なるFPGAのように異なるされる
のVirtex私たち一CLBは= 2スライスしている。
Virtex2私たち一CLBは= 4スライスして

とについて
クル。