VHDLのプロジェクトのアイデア（最終ASICのコースprojrct（

[vahidkh6222]

こんにちはごとに1つ、
私はコース設計のための私のASICプロジェクトをする必要があります選択VHDLのは、なにかする必要があります階層、そのマシンのような状態な構¥造が含まれていくつかの...
それは..... CPUができないこと任意のアイデアですか？！

 

[Guest]

[No message]

 

[aomeen]

あなたが加算高度なことができるよう逓倍、または...

プロジェクトでは大規模なことができますUARTの"ユニバーサル非同期Rxの- Txの"インターフェイスについては、コンピュータ

 

[vahidkh6222]

tnxのaumeenが、wutのは加算される高度な？
また、乗数はいないマシンを含む状態？私は乗算の午前アルゴリズムでfamilliarは...

 

[Guest]

方法についてはDRAMコントローラまたはUART

 

[vahidkh6222]

i dontは知っているが、私は構¥造と思うよりなにか私はすべきではありませんが上fundumentalsをimpleementコースすることができます私は。u）は.. CPUのように知っている階層それとのコンポーネント（CPU、アルミ、制御ユニット、
これらは私は良いアイデアが構¥造と思うが彼らは複数のアルゴリズムよりも依存- ...

 

[Guest]

方法については、8ビットのporcessor？

 

[bmwcoupe]

ハイ

多分あなたはTDMA方式のようにすることができますし、多重化で何か...
私は.....チャネルのデータを意味する多重数

または別のアイデアは、マシンの状態でプログラムを実装してする
その実行何らかのアクションをした後にのみ、それを得る具体的コード
そこ................別の条件が

考えています。