VHDLのデータ型の質問

A

alexz

Guest
どのように私は方法をインクリメントすることで定数を初期化することができますか?定数a:'1(22 downto 0):=(他人=> '0 ');定数b:このような何かに似て'1(0 downto 22):= A +1、定数c:'1(22 downto 0) := A 2、定数d:'1、(0 downto 22):A = 3;
 
[コード]定数a:'1(22 downto 0):=(他人=> '0 ');定数b:'1、(0 downto 22):= A +1、定数c:'1、(0 downto 22):= 2、定数d:'1、(0 downto 22):= A 3、[/コード]ワークス!この問題をいただきました?
 
あなたのVHDLファイルにIEEE libraray "署名"または "符号なし"を追加する必要があり、すなわち:IEEE.std_logic_signed.allを使用、またはIEEE.std_logic_unsigned.allを使用し、あなたの必要と関数の定義に応じて、プロジェクト内の "追加"。
 

Welcome to EDABoard.com

Sponsor

Back
Top