VHDLのコードは、右のそれを何ですか？

[lzh08]

ライブラリのIEEE;
使用ieee.std_logic_1164.all;

の主体MCUがあります
ポート
（
nDataStrobe：トライステートにおける;
nAddrStrobe：トライステートにおける;
nWri：トライステートにおける;
nReset：トライステートにおける;
データ：INOUTのStd_Logic_Vector（7 DOWNTO 0）;
nWAITが：売り切れトライステート;
ナック：売り切れトライステート;
）;
ENDマイコン;

のMCUアクションは建築のか
タイプの状態）はIS（St0、St1、とST2、St3、St4、St5;
シグナルのCur_State、Next_State：状態：= St0;
シグナルRegDataTemp：std_logic_vector（7 downto 0）;
シグナルRegAddrTemp：std_logic_vector（7 downto 0）;

のBEGIN

DataWrite：プロセス（Cur_State、nDataStrobe、nWri）
のBEGIN
ケースのCur_Stateはありますか
はいつSt0は=> nWAITが<= '0';
'1 =場合（nWri'）し
Next_State <= St0;
他
Next_State <= St1;
エンド場合はtrue。
はいつSt1 => RegDataTemp <=データ;
している場合（nDataStrobe = '1'）
Next_State <= St1;
他
Next_State <=とST2;
エンド場合はtrue。
はいつとST2は=> nWAITが<= '1';
Next_State <= St3;
はいつSt3は=>場合（nDataStrobe = '0'）し
Next_State <= St3;
他
Next_State <= St4;
エンド場合はtrue。
のWHEN St4 =>場合（nWri = '0'）
Next_State <= St4;
他
Next_State <= St5;
エンド場合はtrue。
はいつSt5は=> nWAITが<= 1;
Next_State <= St0;
他人=> Next_State <= St0;
最後のケース。
エンドプロセス;プロセス（SysClk）
のBEGIN
その後のIF Rising_Edgeは（SysClk）
Cur_State <は= Next_State;
端が。
エンドプロセス;
ENDのアクション。

 

[Guest]

申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 

[cube007]

こんにちはlzh08、

1。がリセット信号が欠落している2つのエンティティ：SysClk。マシンをする場合の状態を初期化信号ををリセットする場合は、必要なコードをしたい合成：

コード：プロセス（reset_n、SysClk）

のBEGIN

reset_n = 0してのIF

Cur_State <= St0;

ELSIFはのRising_Edge（SysClk）し

Cur_State <は= Next_State;

端が。

エンドプロセス;