VHDLのコードから生成されたハードウェアを解釈する方法

S

s3034585

Guest
こんにちはいずれかとVHDLのコードから生成されたハードウェアをどのように解釈するか私に言うことができる。もし信号の代わりに変数を使用するか、感度のリストを変更するような変更を加えるとどう違い、それはしていません。ここで、iは、この上に材料を読んで得ることができます。感謝
 
HI 303 ... HUmmm。それは私の領域のコードのようになります！聞く..あなたが初心者であるように見えます.. VHDLで、、それは大丈夫です.. ypuは良い本が必要です。また、私は良い方法を知っている初心者の私はいつもアドバイス..回路図の出力ブロックの生産があるザイリンクスのISEを使用してください。あなたがVHDLを書くとき、..コンパイルして、ブロックダイアグラムが生成される参照してください..それは、すべてのフリップフロップ、レジスタやその他の論理的なプリミティブが表示されます...それは、とてもうれしいです。あちこちでこれを変更してすぐにISEで合成したブロック図を参照してください..ザイリンクスのWebサイトからISEを取得..それはそれを注文するために、わずか5ドルだ！
 
その主題についてのよい本は、VHDLの合成プライマーです。それは、プロセス、等、およびそれらがどのように直接、ゲートレベルの回路図への変換をカバーしています..私はVerilogの合成プライマーを読んで、それは良かった！ jelydonut
 
また、"合成可能なVHDLの構文"に関する大学のプレゼンテーションのために（つまり、グーグル）インターネットを検索してみてください。そこには、信号および変数や他の多くのものの間でdifferenciesが表示されます。前述のように、合成後の回路図は非常に役に立ちます。
 
[引用= jelydonut]その主題についてのよい本は、VHDLの合成プライマーです。 [/引用]私たちは本のPDFビジョンを見つけることができますこんにちは、jelydonutあなたが教えていただけますか？私は合成の知識を向上させるためにそれを読むことができることを願っています。ありがとう
 
基本的には、合成のためのデザインのようなドキュメントを手にする必要があります。また、コードの変化とどのようにRTL回路図の変更を確認するには、コーディングスタイルを実験する必要があります。
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top