VHDLのコードからデータを呼び出すに。txtファイル

A

alierossi

Guest
誰からの知っているデータを呼び出す方法。txtファイルのコードを使用してVHDLの?

私はROMを持って開発、その下....のようなデータストア

ライブラリのIEEE;
使用IEEE.STD_LOGIC_1164.ALL;
使用IEEE.STD_LOGIC_ARITH.ALL;
使用IEEE.STD_LOGIC_signed.ALL;

----コメントを外して、次のライブラリ宣言がインスタンス化
プリミティブでこのコードザイリンクス----すべての。
-ライブラリUNISIM;
-使用UNISIM.VComponents.all;

エンティティSSSのは、
ポート(
CLKの:トライステートに。
電子:トライステートに。
rを:トライステートに。
data_out:アウトSTD_LOGIC_vector(7 downto 0)
);
エンドエンティティのSSSの。

のSSSのRTLはアーキテクチャです

信号私:整数の範囲0から999:= 0;
信号を有効にする:トライステートを:= '0';
信号のデータ:std_logic_vector(7 downto 0);

のBEGIN

プロセス(電子)
始める
場合e'eventとe = '1'
有効にする<= '1';
エンド場合はtrue。
工程;

プロセス(CLK)は
始める
している場合rising_edgeは(CLK)は
し)'場合= '1(有効
私は<=私 1;
エンド場合はtrue。
エンド場合はtrue。
工程;

プロセス(CLK)は
始める
している場合rising_edgeは(CLK)は
ケースは私です
とき0 =>データ<="10111100"; -値
とき1 =>データ<="11011001";
とき2 =>データ<="00000111";
とき3 =>データ<="10101000";
とき4 =>データ<="10101001";
とき5 =>データ<="10101000";
とき6 =>データ<="10101011";
とき7 =>データ<="10110010";
- ....1000まで
最後のケース。
エンド場合はtrue。
工程;

私は作成した。カラムtxtというの値を持つファイルを。romは自分の方法でファイルに入れテキスト。呼び出すことができます私は。ので、コードは上記のような値のアドレスを1000ケース入力ではなく1000私は必要があります。help.urgentしてください。

 
こんにちは、

-追加のパッケージ:
ライブラリはstd;
使用std.textio.all;
使用ieee.std_logic_textio.all;

宣言(VHDLの93の構¥文)アーキテクチャファイル- :
フィンファイル:テキストオープンread_modeはc":/ tempの/ input_file.txt";

-プロセスのどこかで読んで内容をファイル:
プロセス....
変数inp_line:ライン;
始める
---
ループ(endfile中はフィン)
readlineの(フィン、inp_line);
)をお読みinp_lineを、column1の(;
)をお読みinp_lineを、column2の(; -ときに列を持つ複数の
...
エンドループ;

)はcolumn1のinp_lineを、16進数は、使用する値をhread使用することができますあなたの列を(;

四天王

 
ライブラリかザイリンクスのサポートtextioの?私はModelSimを私のサポートを認識して唯一のシミュレータなど。

 
ライブラリとしてtextio构造FVMをサポートしている、ザイリンクスを作ることを確認その...
私はただのModelSimでそれを試してテストベンチで

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑顔¥" border=¥"0¥" />
 
こんにちは、

桶、私のミス私はシミュレーションと思ったためにそれを使用する場合は。

コードをするときROMの場合は、生成初期化のファイルを使用して拠点できますが、ROMを使用してCoreGeneratorします。
場合は、環境を使用のザイリンクスは、ROMを初期化ているROMを私は方法のみを推測書かれたモデルのコードを自分のVHDLコードVHDLのテキストファイルを内部にいるのにコピーします。

四天王

 
私はやった平均はあなたが選択することが、他の。私は挿入する必要が1000の値と自分のコードで1000アドレスですか?
の最後の編集時に2010年1月13日11時21分;編集回数:1 alierossi合計

 
私が思うに、コードがテーブルをROMの推測であることを意図するには?ほとんどのツールは、16進*.アルテラはサポートしています例えば、ファイルがデータを手段を入力してROMのから
ModelSimのシミュレーションの両方で合成コードと。誰もステートメントをケース1000希望への書き込み!しかし、私はだ何をすべきかわからない
ザイリンクスのISEで最高の方法です。

 
私はworkwithfiles、このhttp://opencores.org/project午前アップロード

私が作ると思うとCEのブロックのテストやプロジェクトCLKの全体、これはのarhitecture将来の良い非常に

 

Welcome to EDABoard.com

Sponsor

Back
Top