Verilogの

[mateushh]

は
、 Verilogのコードは
、 ようになります：
/ /
は、 "我々 のLEDのロジックを選択するためには
、 "イネーブル信号を作成する
/ / GBAカートリッジ用のアドレス空間内のアドレスを当社のLED
/ /登録してください。ここでは0xffe200を選択した。は、この値を乗算
/ / 2を追加0x8000000で使用される実際のアドレスを取得する
/ / GBAソ¥フト（ 0x9ffc400 ） 。
LEDEn =住所
割り当てる [
23時08 ] == 16'hffe2 ;
上記のコメントは何であるかを説明しています。

私はX - HDLの翻訳に
使用 すると、出力コードのように見えたこと：
LEDEn < = to_bit （住所（ 23 DOWNTO 8 ） = " 1111111111100010 " ） ;

ザイリンクスのISEとエラーが表¥示さ：エラー： HDLParsers ： 3312 -はC ： /ザイリンクス/ moje_projekty / redgreenvhdl /../../../!!
線117 proba/proba3/RedGreen1.vhd 。 未定義シンボル' to_bit ' 。何
か のアイデアがあります
か ？

 

[javad]

この変換は
、 VHDLのto_bit機能¥が内蔵されてビットタイプにstd_ulogicまたはstd_logic値。
これは
、 std_logic_1164ライブラリに含まれています。
は
、 このライブラリのコードで定義されていることを確認します。
std_logicタイプでは
、 お客様の設計に優れている全ての信号を使用するように注意してください。この場合、必要はありません
このような 変換機能¥を
使用 することです。