Verilogの（ヘルプ）

[birumut]

または私を行うために可能性が私は必要な緊急場合喜んでいるだろう助けを私は本当に。

シンプルな回路刺激/ /
sticmcrctモジュール;
線のA、B、Cの。
線のx、y
circuit_with_delay、カレントディレクトリにある（Aでは、Cのx、y）;
初期
始める
= 1'b0に、Bの= 1'b0には、C = 1'b0;
＃100
= 1'b1;のB = 1'b1;はC = 1'B1に。
＃$ 100終了。
終了
endmodule回路遅延概要/ /
circuit_with_delay、モジュール（Aでは、Cのx、y）;
入力A、B、Cの。
出力のx、y;
ワイヤーの電子;
と＃（30）g1が（電子、Bの）;
または＃（20）G3の（のx、y、y）は、
注意＃（10）g2の（yのは、C）;
endmodule

（verilerniのgerekiyoとしての1-2-3-4-5-6-8-15私の例シミュレーション書く私はよ以下は、与えられた上記の結果をに入るためにプログラムと、私が試みたが、それも、あなたをしなかった問題に役立つ方法をすることができます古いが）//----------------------------
/ /回路特定ブール方程式
circuit_blnモジュール（のx、y、AとB、C、Dの）;
入力A、BはC、Dの。
出力のx、y;
（割り当てるはx = Aの|株式会社B＆C）|（〜B＆BのCの）;
割り当てはy =（〜のB＆B℃）|（B＆Bの〜のC＆A〜Dの）;
endmoduleで急いでヘルプを待っています...

 

[グーグル]

[No message]

 

[Gliss]

これは、ボードは英語。