Verilogのコンパイルの問題

[davyzhu]

こんにちはすべて、

3つの問題は、コンパイルされます

[1]のアドレス[15:0] =（addr [7:0]、address_low [7:0]）;
"アドレス"と"address_low"とれた"addr"登録番号が入力され

エラーが発生
"近く["：期待：IDENTの、
"、"付近：予¥想：'（'
"）"の近く：予¥想：'（'

[2]以外の場合（！ale_nとpsen_nと（アドレスの[15:8] == BASE_ADDR））

エラーが発生
"と近くに"：構¥文エラー
"）"付近：予¥想：'、'';

[3]の場合（アドレス[7:0]）
STATUS_ADDR：

エラーが発生
"STATUS_ADDR"付近：予¥想：';

ところで、何がIDENTのですか？

よろしく、

デービー朱

 

[news]

Cyberprzestępcy zdecydowanie nie próżnują. Firmy przebadane na potrzeby raportu PwC pt. „Zarządzanie ryzykiem w cyberprzestrzeni” deklarują, że w mini ...

Read more...

 

[Guest]

あなたのverilog、およびVHDLのコンパイルできないことはありますか？

構¥文は、コンテキスト
、 ソ¥ースコードなしで伝えるのは難しいが正しいようだ。

あなたが'またはエラーが発生する前にいくつかの他のステートメントの例を開始忘れている可能¥性があります：

常に（posedge CLK）の@
文1;
文2;
文3;

その後、奇妙なエラーがでている...

 

[davyzhu]

こんにちはすべて、

私は
、 自分自身答えが見つかりました
[1] addr"線"になる必要があります
[2]"と"＆＆に置き換える
[3]"endcase"ミス
davyzhuで11日、2004年10時30分8月最終更新、1時間の編集合計

 

[Arthurzss]

[3]の場合
、 文が空である場合、"追加してください;"とした。と使用"endcase"ケース文を終了します。

 

[Guest]

[No message]

 

[davyzhu]

ところで、何がIDENT ModelSimでですか？

それは常に
、 コンパイルエラーでappares。

よろしく、

デービー朱

 

[Guest]

IDENTの識別子は、'のように期待して短い識別子'。

 

[gaonkc]

登録番号のタイプワイヤータイプに割り当てることはできません
を使用する＆や＆＆を交換する"と"