Verilogでのグローバル変数

S

saurabhs

Guest
こんにちはすべて私は私が別のモジュールで使用できるようにverilogでグローバル変数を定義する必要があります。それがどのように行うことができます。事前に感謝します。
 
Verilogで、ほとんどすべての"グローバル"。任意のモジュール内の任意の変数にアクセスするために階層の参照を使用することができます。例:モジュールがglb_var_mod; endmoduleモジュールのDUT; / /このモジュールレジスタglb_x = 1'b1内のすべてのグローバル変数を定義glb_var_mod.glb_x = 1'b0;グローバル変数のendmoduleの/ /変更値 - Hungさん
 
verilogの、ほとんどすべての"グローバル"と[引用= skyfaye]。任意のモジュール内の任意の変数にアクセスするために階層の参照を使用することができます。例:モジュールがglb_var_mod; endmoduleモジュールのDUT; / /このモジュールレジスタglb_x = 1'b1内のすべてのグローバル変数を定義glb_var_mod.glb_x = 1'b0;グローバル変数のendmoduleの/ /変更値 - 洪[/引用]を非常に確かに洞察力。ありがとう!私たちもVHDLで同じことを行うことができますを知って興味がありますか?
 

Welcome to EDABoard.com

Sponsor

Back
Top