Verilogでする。>

G

Guest

Guest
私はVerilogでLCDコントローラを設計した。今私はそれを確認するので、私はコントローラができます作業が必要液晶モデルを液晶私。また、液晶モデルでは、パフォーマンスをの液晶コントローラであることを確認表¥示するために私は写真をするに役立ちます。どこのモデルをすることができます私が手にこのような？あなたは私を教えてください。lcdcを行います私の場合はことを確認しますより良い方法を？『THX！

 
ハンサムで書き込み：

私はVerilogでLCDコントローラを設計した。
今私はそれを確認するので、私は液晶コントローラが動作することができます液晶モデルが必要です。
また、液晶モデルでは、私は液晶コントローラの性能¥を検証するのに役立ちます画像を表¥示する必要があります。
どこでこのようなモデルを入手できますか？
あなたは私を教えてください。
あなたがより良い方法を私lcdcを確認する必要がありますか？
『THX！
 
いいえ私はコントローラを設計する液晶。アナログドライバが含まれていません。

 
必要にdependeコントローラが波形を液晶
ドライバなし
あなたが知覚像することができますができる唯一のシミュレーション波形ドライバをwhuchの
しかし、画像を表¥示することはできません
多分ICを使用してFPGAの ドライバコードを最もよいあなたの確認方法
ていない場合。自分でモデルを書く必要が
それ以外の誰もが必要と知っているあなたは親切信号！

 
それが最初にFPGAのコントローラを確認するより実際に
ディザリングも特にアルゴリズムがしたい場合は場合ディザリングのために使用STNの波形のためのケースでこのことはしないことが重要です

 
[OK]を、今私は、コントローラを液晶が開発私の評価評価用ボードを。私は放棄するモデルを設計する液晶。
約1カ月前、私はデザインを自分のことを確認します聞いてモデルをパネルから液晶者と語った見つけることができる私に私は、液晶パネルのモデルは、言語レベルの高さに書かれたCまたはそのような他とは、リンクすることができますシミュレータを介しPLIのことプログラムwin32で通信できることを介してのSolaris、それは画像をすることができます表¥示されます。
バリクするには：私はコントローラを液晶行う設計STNの。しかし、私はパネルと思うディザリングアルゴリズムや内部FRCのはアルゴリズム、私の液晶コントローラの液晶ほとんどのインターフェイスは、互換性、インターフェイスの信号は、flmですldは[15:0]、SCLKのは、lpに、ACD。

 
この設計しなければならない"制限を考慮する"水平タイミング？
いくつかの時間は、転送のDMAの必要が許可され、インターフェイスの液晶でFIFOの道をデータが伝達されます。データパスlaencyモードでのSTN幅の値の水平方向のポーチ最小の使用制限を強制的にいくつかの。
それすることができますについては、いくつかの詳細を私に与える？

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top