Vddをスケーリング0.35uのAMSセルの標準的な

[eda_wiz]

こんにちは人、
ライブラリuのデジタルチップを設計する時のAMS 0.35。間順は、ベンダーによって指定）公称（リデュース1.2と力を私はスケーリングVddを好きに使用されるVの3.3Vの代わりに。
Vddを縮小したシミュレーションが正しくされてのNanosimています。しかし、私は分かりませんかどうかをコンゴ民主共和国（ESPの移行）satisifiedされる。嘆願のコメントを見るウル。

..ているためデザイン、してくださいデジタルの誰もがVddを使用下（以上）指定されたtnx
eda_wiz

 

[jbeniston]

私はツールデジタル想像から取得されますである営業外なることはcharaterised範囲のライブラリが、あなたは結果％をオンためて- 、100依存しないことができます。コスト工場をされますが、これは）Vddを使用して、指定されたスタンダードセルをのための特徴あなたの新しいコーナーのために（依頼することがよくすることができます。nanosim場合にすることができますあなたがすることはできませんとして余裕がそれほどとしてシミュレートするにはおそらくしたいだけ。（あなたはツールデジタルかもしれない見つけるのが計算それがタイミングをnanosim役に立つと比較して-し）を追加するいくつかのマージンを制約を設計overconstrainに

 

[Guest]

[No message]

 

[rtl2gates_user]

まあ、基本的に何を確認して）であること1.2Vのデザインデバイスが提供されるプロセス（キット機能¥で低電圧。時点でこれは、このレイアウトを同じと仮定し使用してあなたがPDV）を以来されるでしょう（ているコンゴ民主共和国には何もを行う。しかし、シリコンが動作する上では、保証をシミュレートしないセルを標準。これは、これを確認するとともに定義されてすることのプロセスで仕様を実行そのデバイスが正常にこれらの低下testchipを持って入れ電圧を誰かがprefereablyと。

ウェブサイトとして側の注意を促進したいと私は希望www.rtl2gates.comをここに。

感謝
www.rtl2gates.com