VCSを使用してセグメンテーションに関する問題

[shweta_vlsi]

こんにちはすべて、イム私はVCSでデザインをコンパイルするとき、私のシミュレーションのためのVCSを使用するにはセグメンテーション違反が生じます。イムは、RHEL3でVCS2006を使用。私は、コマンド$ VCS -デバッグfile.vを使用してください

 

[bigrice911]

file.vはVerilogファイルのリストの場合は$ VCS -デバッグ- F file.v、あなたはVerilogファイルとしてそれを扱うことではなく、それをコンパイルするVCSに伝えるために'- f'を使用する必要があります。

 

[shweta_vlsi]

こんにちはbigrice911、uの応答のthansksは、イムだけのverilogファイルではないのverilogファイルのリストをコンパイルしようとしています。

 

[aji_vlsi]

[引用= shweta_vlsi]こんにちはすべて、イム私はそれがセグメンテーションフォールトを与えるVCSを使用してデザインをコンパイルするときに、私のシミュレーションのためのVCSを使用する。イムは、RHEL3でVCS2006を使用。私はコマンド$ VCS -デバッグfile.v [/引用]ツールで透明バグを使用して、彼らの後に/最新のリリースを試してみてください。他vcs_support synopsにテストケースを送る...それは、- debugフラグなしで動作しますか？ Ajeetha、CVC www.noveldv.com