uの検証のためのデザインとはどういう意味ですか

H

harshad

Guest
uの検証のためのデザインとはどういう意味ですか
 
私はあなたの参照のための2冊の本をお勧めします。 1。書き込みテストベンチ：Verilogの検証プロセスをサポートする機能的なコーディングスタイル：検証可能なRTLデザインのHDLモデルの2.Principlesの機能検証
 
DFVは非常にファッションの概念です。私が検証にtragetedシノプシスセミナーに出席するために使用されます。彼らは、DFVのアイデアを実装するためのSystemVerilog advacate。
 
無駄な回答をお寄せいただきありがとうございます。警告！
 
ここで、iは、この本 "ライティングテストベンチ：HDLモデルの機能検証"を見つけることができ感謝して
 
それは基本的にHVL（ハードウェア検証言語）でテストベンチを作成することによって、標準verifictionメソッドを使用して、RTL（チップ）の検証です。
 
"システム·オン·ア·チップ検証 - 方法論とテクニック"あなたのための便利帳です
 
一般的なプロジェクトでは、検証プロセスはプロジェクトの時間の60％の費用がかかりますが、verficationための設計がペイオフになるように。宜しく[引用=ハーシャッド] uの検証のためのデザインとはどういう意味ですか[/引用]
 
本と非常に優れている - しかし、私はあなたのためにこの本をrecommand ---あなたがnewboyする場合は、まずこの本を読んだ後、<書き込みテストベンチを>読むことができます
 
私はあなたの参照のための2冊の本をお勧めします。 1。テストベンチの記述：本を持ってVerilogの検証プロセスをサポートする機能的なコーディングスタイル：検証可能なRTLデザインのHDLモデルの2.Principlesの機能検証？ plsはそれらを共有する！感謝！
 
" - 方法論とテクニックシステムオンチップ検証"ここで、iは、本を見つけることができますか？
 
[引用= mopengfei]本と非常に優れている - しかし、私はあなたのためにこの本をrecommand ---あなたがnewboyする場合は、まずこの本を読んだ後、[/引用] <テストベンチ記述>を読むことができます私はあまりにもDFT / DFVに興味を持っています。私はこれらの本を得ることができる私を知ってみましょう。これらの電子ブックはありますか？
 
[URL = http://www.edaboard.com/viewtopic.php?t=72070&highlight=writing]書き込みテストベンチの[/URL] [URL = http://www.edaboard.com/viewtopic.php?t=62902&highlight = systemonachip]システムオンチップ検証[/URL]
 
要するに、あなたはあなたと一緒にparalleのRTL設計をテストベンチおよびベクターを設計する必要があります、あなたは自己テストのためにいくつかのaddtionalのロジックを設計する必要があります。 DFT Compilerは、最終的なチェックのために役立つことでしょう。
 
私はよくコード化された構造的な主張とRTLがDFVのいくつかの種類だと思う
 
こんにちは、私は質問をしたいですか？検証のための検証及び使用したスクリプト（TCL、perl）のデザインの違いは何ですか？
 
それはどちらかを意味することができ、そのデザインを検証する必要があるか、それはすなわち、DUTを確認するように、ビヘイビア·モデルを記述し、テストパターン生成、検証環境を作成する意味があります。
 
検証のためのデザインは、RTLを記述し、設計者は設計の検証が簡単かつ迅速に行うためにアサーション、役に立つドキュメント、コメント、それらは階層を上下に移動して、のように変化していけない、意味のある信号名、およびその他のベスト·プラクティスを使用するようになってきている。それはあまりにも、設計の再利用を支援します。
 
私はDFVは、あなたが検証を開始するとき以外のデザインさえたときに検証問題を考慮しなければならないことを意味だと思う
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top