G
Guest
Guest
こんにちはグループ
私はプライムユーザーのシノプシス新しいです。私はVerilogデザインを持っている
どのタイミング解析が行われる。今、私は最大の知っていない
種類レジスタ間の遅延とので、何として理解していない私は
制約のクロック適用する必要が私は。することができますゴールデンタイムデザインを分析する
1つを使用してデフォルトのクロックまたはそのような場合に与える私はいけないです。おかげで、
Fazela
私はプライムユーザーのシノプシス新しいです。私はVerilogデザインを持っている
どのタイミング解析が行われる。今、私は最大の知っていない
種類レジスタ間の遅延とので、何として理解していない私は
制約のクロック適用する必要が私は。することができますゴールデンタイムデザインを分析する
1つを使用してデフォルトのクロックまたはそのような場合に与える私はいけないです。おかげで、
Fazela