A
ashgun
Guest
私はVerilogのステートマシンのsythesisについてお知りになりたいすべてのこんにちは。基本的に我々は、CASE文は、マルチプレクサを合成と言うと我々はまたそのすべてのボディがマルチプレクサゲートまたはいくつかのより高いレベルのブロックを使用して私を何がハードウェアでのようになりますと、手段伝えることができるステートマシンのCASEステートメントを使用します。誰もが、これらのブロックで図を与えることができるあらゆる小型のステートマシンを取ることができます。