STAのPLLの種類>

[albred]

ここでは以下のジッタは"サイクルが定義の"PLLの周期ジッタ"と"PLLのサイクルへ。
どのジッタが）チェックを行うだけで不確実性"にSTAクロック"（だと判断した必要がセットアップに影響を与えるは、チェック？周期ジッタ（）、（JEDECの定義- JESD65）のFOUTの後縁エッジの偏差に上昇測定FOUTの理想的なトリガポイントは、N = 1サイクルn番目でFOUTの）に（n Nの番目のサイクルで使用して立ち上がりエッジ。
FOUTのが出力されますPLLの（図1）サイクルにサイクルジッタ（JEDECの定義- JESD65）隣接するクロックサイクルのペアのランダムサンプル隣接するサイクル以上の間のサイクルタイムの変動（図2）

申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 

[Guru59]

私は.....と思うのSTAの問題では可能¥性がありますジッタれている期間の

.....間違っている修正私はなら、私と

 

[johnma]

私は正しいと思うかは、。あなたはスキューとcolckジッタを考慮することができます使用set_clock_uncertaintyコマンドを。

 

[Guest]

[No message]

 

[xstal]

こんにちはみんな、
ことができますし、教えてください私の理由をどのようにこれらのジッタは、出力のPLLが発生します。

 

[albred]

おかげですべての。
私は正しいと思うしている場合は。

 

[sumit_techkgp]

ジッタが発生します位相ノイズ、のうちから電荷ポンピング問題。
スミット