SAR ADCのシミュレーション

[snoop835]

こんにちはみんな、

私はADCを午前SARは、現在のシミュレーション8ビット。私はファイルの添付ファイルの表¥示と出力が観測として電圧入力ランプと分析を実行過渡。SAR ADCのためのブロックだけでなく、含まれて。デジタルビットをDACの理想に接続さ。

理解から、私は、SAR ADCは）cyle = 200nsのクロック1時間9クロックcylesを終了コンバージョンを1つ（Fclk = 5MHzの。最初のクロックサイクルとのリセット、残りのクロックサイクルが（SARのですアルゴリズム8クロックcyles）。クロックcyleでのみ10 SARは出力を生成する有効です。どのようなパズル私はサイクルであること、我々は10でそれぞれのみ必要出力を、残りは間違ったアルゴリズム比較したものであるだけのSARイム場合（修正私を！）。どのようcyle行うクロックごとに10で私が抽出出力ので、私は電圧を出力することができます取得素敵なランプ。これは何ですHSPICEを行うための構¥文？私の目的は、エラーを出力電圧をとランプ階段されて得る入力ように、オフセットとエラー利得を私がすることができます比較このを理想的なADCのand措置のINL、、DNLが。

私のアドバイスを希望一部の教師は私を与えるそこことができます。

万歳

 

[Guest]

申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 

[ablue]

私はいつでもと思いますが、出力はすることができますラッチは、出力ので。また、あなたは波形アナログ利用を変換するために理想的なDACをすることができます使用してデジタル出力をアナログ波形とDNLは/すべてのINLはオフセットは/ Gainerrorは/。

 

[snoop835]

Ablue、

どのように出力を行うには私がラッチ？私が意味する何をすべきかは実際に取得します。DACの参照してくださいですることができますように）が添付ファイルの波形（理想とに接続され、既に出力がのSAR ADCです。

感謝

 

[chenliy]

私は変換クロック9と思います時間が場合は、1つの終了cylesを、変換が十¥分ではありません。あなたはクロックを高速化する必要がありますを使用します。

 

[ablue]

あなたは信号をラッチ（フラグは仕上げとして）変換ビットをすることができますフラグを使用します。ビットを持ってこのようないけない場合にのみ使用して信号をラッチ1 / 9クロックとしてことができますが、。

一言で言えば1つ、私は思うウルSARのか、またはADCの準備必要があります常にラッチにデータをためているデータかどうかをシステムが知っているようにシステムがすることができますフェッチビットフラグ出力データを1つのいつでも、またあるウルADCを必要

申¥し訳ありませんが、私はjpgをカノーダウンロードします。

Ablue