RTOSを使用する場合は処理を高速のTCPスタック/ IPは？

[cube007]

こんにちは、

必要なアプリケーションは、イーサネット経由でPCストリームからのデータ受信する必要があります。

-最低限の転送レートが1 MByteの/ sの
- FPGAベースの設計
-プロセッサ：ソ¥フトプロセッサのNios IIアルテラから
- DavicomのDM9000の高速イーサネットコントローラ（MAC / PHY）の

）/秒でバイトの200（現在の私はメートル使用してスタックに立つのIP / TCPはスタンドアロンのlwIPから（Microtronix遅い）がシステムが実際に<。もちろん、転送はイーサネットの最大の方法を高速化ドライバは、DMAと例えば、。高速処理のIP / TCPスタックはしかし、どのような結果ならばRTOSのは、私が希望です知っている。どこに）は利点や欠点、eCosの使用RTOSをのような（uCos 2？は、あらかじめ、ありがとうございますで
niosIIuser

 

[brmadhukar]

こんにちは、
RTOSののみ350kbps件まで変更最大を与える場合にすることができます。あなたはハードウェアの再び目を向ける必要とするにもいくつかのタイミングの側面を、あなたのデザイン。
brmadhukar

 

[cube007]

こんにちはbrmadhukar、

回答していただきありがとうございます。ごkbpsを350教えて私になるだろう、なぜ私は。私はオーバーだと思うのため、デザインをしない高速RTOSはと思います。RTOSをしていますが、他の利点が不利益を使用？

さようなら、
cube007

 

[7rots51]

上記、私は増加を使用してwiznet w3100チップ、あなたの速度の場合は場合はと思う1MBの

参照してくださいwww.iinchip.com スタックで提供するハードウェアも、彼らは、IPコアをする場合に購入することができますTCPIPのは、提供は。

のCPU overeadような場合は、この非常に低い。
何が考えですあなたの？

 

[cube007]

こんにちは7rots51、

w3100の代替とすること。しかし、チップのコストよりDavicom DM9000よりも。IPソ¥リューションが破裂予¥算

<img src=¥"http://www.edaboard.com/images/smiles/icon_confused.gif¥" alt=¥"混乱¥" border=¥"0¥" />

。が高価すぎるこれはのFPGA要素がいくつかのプロジェクトは、上での実装のTCPいるデザインは、これらのVerilogのVHDLの/の/ IPを使用してロジック多くの。
昨日、私はアトメルからのAVRのuC話ビット8 DM9000をとする男だのlwIP使用します。パフォーマンスは、彼が得た最高の秒だった255キロバイト/私は移転を考えては、最大のNiosが必要スピードアップする力を持って十¥分です。最初に私）は、DMAを向上させる実際の設計（してください。次の場合は、このでありませんのことWiznetソ¥リューションを、手助けtが。

貢献のおかげでは、
cube007

 

[Guest]

ていない問題ここでは、原因で問題をご利用のDM9000もしないのPHYチップは、/ MACのサポートスキューバダイビングのソ¥ースのでインターフェイスを、チップにあるとDM9000のアプローチは、データ交換。あなたがサポートしていますが必要知っている8,16または32ビットの転送。また、制御している全二重フロー。私はないと思います（データは、必要がありますチェックして、あなたのNios <イーサネット-純>と帯域幅を使用し、ほとんどのデータDM9000は、TCP / IP）です。料金後、データが遅い場合は、知っている責任がある部分が設計。

 

[7rots51]

こんにちはCube007

W3100AはDM9000として同じではない、それは非常に異なる慎重にこれらのチェックサイトを読む：
and contains

all necessary Internet protocols (TCP, IP, UDP, ICMP, ARP, DLC and MAC) for Internet connectivity.

W3100Aの チップを
世界で初めて のIP /イーサネット
に基づくハードワイヤード TCPと
の接続が含まれ 、

必要な すべて

のインターネットプロトコル（TCPやIPアドレス、UDP、ICMPなどは、ARPは、DLCとMACインターネット）です。, it provides high performance and ease the speed problem of Internet access was related to TCP/IP software and memory access.

ロジック

からW3100A の

TCP / IPのハードワイヤードで処理されるプロトコルスタックは

、それがパフォーマンスを提供します高へのアクセスの問題を、インターネットの高速緩和アクセスメモリであり、関連するTCP / IPのソ¥フトウェアです。W3100A requires minimal sized ROM RAM, for MCU power and saves OS licensing fee.

されていません必須OSが

でて以来、また 、W3100A

のRAMを必要とする最小サイズのROM、電源用MCUと手数料を節約OSのライセンス。

- TCPやUDPは、IP、ICMPのは、ARP、MACが含まれて論理をハードワイヤード
-サポート4つの独立チャネルを同時に- 高速データ最大12Mbpsの伝送バスインタフェースおよびI2Cシリアルインタフェース用MCUのMCU -
インターフェイスの物理層のMII -スタンダード
- 16Kバイトのデータが埋め込まれたバッファ
-の10/100 Base - Tの自動検出
- 3.3Vの内部動作、5VトレラントI / Oを

 

[Guest]

[No message]

 

[cube007]

エース- Xは、書き込み：

DM9000は、スキューバダイビングのインターフェイスをサポートするためのPHY / MACチップは、ここので、問題のソ¥ースを問題ではないデータDM9000チップとの交流のアプローチはある。
あなたはそれをサポートして知っておくべき8,16または32ビットの転送。
また、全二重フロー制御をしています。
私はあなたがあなたのNios < - > DM9000は、ほとんどのデータなしで純粋なEthernetデータ（帯域幅の使用を確認すべきだと思うのTCP / IP）。
あなたはどのデザインの一部が遅いデータレートを担当して知るようになる後。