RTLの合成を伊勢12の回路図をコピーして、とにかく何ですか？

B

blooz

Guest
こんにちはそこには、ドキュメントの目的で使用することができるように、または他の任意のメソッドをリストにして、一部のサードパーティ製のソフトウェアを使用して回路を構築するエクスポートするには、別の形式で合成されたRTLの回路図をコピーする方法です。
 
ここに同じ質問です。これは、ドキュメントのISEの回路図を使用しては不可能に近いです。
 
あなたがしてドキュメント内に埋め込むことができますPDFとして回路図をエクスポートすることができます。私は最近、[= http://www.edaboard.com/thread204890.htmlのURL]このスレッドの[/URL]でいずれかを投稿しました。物の種類はあなたのために探しているか？生成された回路図については、私はそれが何を読みやすくするためにどこに配置するのはもう少しコントロールがあればいいのに。しかしまあ、それは多くの何もないよりはましだ。 ;）それ以外は、私もまだちゃんと（Verilog）のプロジェクトを文書化する方法を探しています。任意の提案それで？シモンズ：他のスレッドでPDFファイルは、技術の観点から輸出されることに注意が、輸出PDFのは、RTLビューとまったく同じように動作します。
 
どうやってそれをエクスポートするのですか？私はそのようなコマンドを発見していない。私の唯一のアイデアは、pdfまたはいくつかのグラフィカルなフォーマットに仮想プリンタでそれを印刷することです。
 
[引用= Alexiumは、865465]はどのようにそれをエクスポートするのですか？私はそのようなコマンドを発見していない。私の唯一のアイデアは、pdfまたはいくつかのグラフィカルなフォーマットに仮想プリンタでそれを印刷することです。[は/引用]私は、ビットのいくつかのスクリーンショットを投稿します。最初の...脳...コーヒー...
 
[引用= mrflibbleは、865456]は、その後、あなたのドキュメントに埋め込むことができるPDFファイルとして回路図をエクスポートすることができます。私は最近、[= http://www.edaboard.com/thread204890.htmlのURL]このスレッドの[/URL]でいずれかを投稿しました。物の種類はあなたのために探しているか？生成された回路図については、私はそれが何を読みやすくするためにどこに配置するのはもう少しコントロールがあればいいのに。しかしまあ、それは多くの何もないよりはましだ。 ;）それ以外は、私もまだちゃんと（Verilog）のプロジェクトを文書化する方法を探しています。任意の提案それで？シモンズ：その他のスレッドのPDFファイルは、技術の観点から輸出されることに注意が、輸出PDFのは、RTLビューとまったく同じように動作[に/引用]は、はい、これは目標の一つですが、この方法を生成するために明確にいただけますか。
 
さて、な事を説明するためにいくつかのスクリーンショットを約束した。 （入力CLK bubble8_to_bin3_retimedモジュール[コード]（* REGISTER_BALANCING ="YES"の*）を入力[7:0] bubble_count_in、出力は[2:0] bin_count_outを/ /出力レッグ：：（レッグこれは、RTLを、この特定のモジュールの回路図を示します）;レイテンシ2は、（余分なリタイミングレジスタのために））;初期はbin_count_out = 0を開始; = 0レジスタ[7:0]はbubble_count_in_retimed;終了/ /（※REGISTER_BALANCING ="フォワード"*）[7:0]を。reg = 0 bubble_count_in_retimed ;常に@（posedge CLK）をbubble_count_in_retimed開始
 
ああ、ように思っていたがまさにそれだ。 PDFへの印刷カンニングのように、私は、いくつかの組み込みfuctionの回路図をエクスポートするには発見した期待していたものです...
 
このメソッドを使用してのの問題は、我々は紙に印刷するときです。概略不器用な取得
 
[引用= Alexium; 865545]私は思ったまさにので、ああ、。 PDFへの印刷カンニングのように、私はいくつかの組み込みfuctionで...[/QUOTE]とは、さて、あなたは常に"リストは、いくつかのサードパーティ製のソフトウェアを使用して回路を構築するエクスポートすることができます回路図をエクスポートするには発見した期待していたものです"。 ;）あなたは、私はすべての耳を私の作業方法を使用している場合！それに、"カンニング"やれていない場合は、それが問題なんだろう？概略限りは、ドキュメントの目的のために十分であるため、それは十分です。 。psのか、またはPDFファイルを簡単にドキュメントに含まれるようにカプセル化されます。 は、メインIは、ISE生成回路としている[は/ i]の問題が大きい、その要素の配置は、常にではないということです。それは確かにの代替を打つので、そこで現在、私はそれを使用...何も。あなたはより良い代替手段と私は非常に興味があると思いますがある場合でもように私は言った。 ：）
 
[= blooz引用は、865559] のの問題は、この方法で私たちは紙に印刷するときには概略を取得不器用[は/引用]は、紙に印刷するとき。？ のレイアウトは図接続されているあなたに許容されるのは、他のすべてがちょうどツールの問題されている場合。 I、またはPDFファイルに印刷するソフトウェアの一部を得ることができます場合は大変な作業が行われ、ps。私がする必要があるのは、それをラップです。epsを（追伸カプセル化）を使用することを文書で...私はあなたが"あなたは、紙に印刷する"の意味がわからない。何とは対照的に？
 
ののも100％私はそれ以外のアプローチが最適ですA4サイズの紙のためにそれを意味....詳細については、大規模なデザインのブロックに明確になっていないズーム用紙サイズは、pdfはOKされている問題です。
 
あなたが何を意味するかを理解する。ただし、はは、特定の問題は、常に、どのようなツールを使っても問題残ること。加えて、いつでも大きなデザインのA3サイズの用紙に、非常に同じPDFファイルを印刷することができます。それはまだ小さすぎる場合は、私はいくつかのパーティションためにだと思います。と同じと電子回路の例です。
 
だから私は、A3サイズの用紙にPDFファイルを印刷して、それよりはるかにA4サイズよりも便利です。回路図を分割して考えると、そこPDFファイルの円滑なパーティションを可能に任意のグラフィックエディタですか？ことができますがでA3サイズのシートを画像を分割するいくつかのソフトウェアです。
 
[引用は= blooz、866125]は。だから私はA3サイズの用紙にPDFファイルを印刷して、それはA4サイズよりもはるかに良い便利です回路図を分割して考慮したがPDFファイルの円滑なパーティションを可能に任意のグラフィックエディタですか？ことができますは、画像を分割するいくつかのソフトウェアされているのA3サイズのシート[/引用]さて、そのような私はLinuxの下にある"psnup"を使用します複数ページの印刷してください。しかし、どのようなパーティションの意味は、以上のようです...あなたは混乱を防ぐために、ページごとに、あまりに多くの情報を持っていることを確認します。あなたが1つのページにデザイン全体をプリントアウトする必要はありません。 ;）私は電子回路の場合と同じという理由です。あなたは1ページ全体のデザイン全体の概略図を配置しないでください。あなたが管理可能なチャンクに分割。
 
のの複数ページの印刷は良いソリューションです。それは働いています。大規模なデザインのために私はa3のシートで複数ページの印刷を使用しています
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top